Searched refs:MASK (Results 1 – 15 of 15) sorted by relevance
834 #define IS_RTC_ALARM_MASK(MASK) (((MASK) & ~(RTC_ALARMMASK_ALL)) == (uint32_t)RESET) argument840 #define IS_RTC_ALARM_SUB_SECOND_MASK(MASK) (((MASK) == RTC_ALARMSUBSECONDMASK_ALL) || \ argument841 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_1) || \842 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_2) || \843 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_3) || \844 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_4) || \845 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_5) || \846 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_6) || \847 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_7) || \848 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_8) || \[all …]
511 #define IS_SMBUS_OWN_ADDRESS2_MASK(MASK) (((MASK) == SMBUS_OA2_NOMASK) || \ argument512 ((MASK) == SMBUS_OA2_MASK01) || \513 ((MASK) == SMBUS_OA2_MASK02) || \514 ((MASK) == SMBUS_OA2_MASK03) || \515 ((MASK) == SMBUS_OA2_MASK04) || \516 ((MASK) == SMBUS_OA2_MASK05) || \517 ((MASK) == SMBUS_OA2_MASK06) || \518 ((MASK) == SMBUS_OA2_MASK07))
631 #define IS_I2C_OWN_ADDRESS2_MASK(MASK) (((MASK) == I2C_OA2_NOMASK) || \ argument632 ((MASK) == I2C_OA2_MASK01) || \633 ((MASK) == I2C_OA2_MASK02) || \634 ((MASK) == I2C_OA2_MASK03) || \635 ((MASK) == I2C_OA2_MASK04) || \636 ((MASK) == I2C_OA2_MASK05) || \637 ((MASK) == I2C_OA2_MASK06) || \638 ((MASK) == I2C_OA2_MASK07))
614 #define IS_RTC_ALARM_SUB_SECOND_MASK(MASK) (((MASK) == RTC_ALARMSUBSECONDMASK_ALL) || \ argument615 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_1) || \616 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_2) || \617 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_3) || \618 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_4) || \619 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_5) || \620 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_6) || \621 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_7) || \622 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_8) || \623 ((MASK) == RTC_ALARMSUBSECONDMASK_SS14_9) || \[all …]
345 #define IS_RTC_ALARM_MASK(MASK) (((MASK) & 0x7F7F7F7F) == (uint32_t)RESET) argument
600 #define __SDIO_ENABLE_IT(__INSTANCE__, __INTERRUPT__) ((__INSTANCE__)->MASK |= (__INTERRUPT__))634 #define __SDIO_DISABLE_IT(__INSTANCE__, __INTERRUPT__) ((__INSTANCE__)->MASK &= ~(__INTERRUPT__))
563 #define IS_SMBUS_OWN_ADDRESS2_MASK(MASK) (((MASK) == SMBUS_OA2_NOMASK) || \ argument564 ((MASK) == SMBUS_OA2_MASK01) || \565 ((MASK) == SMBUS_OA2_MASK02) || \566 ((MASK) == SMBUS_OA2_MASK03) || \567 ((MASK) == SMBUS_OA2_MASK04) || \568 ((MASK) == SMBUS_OA2_MASK05) || \569 ((MASK) == SMBUS_OA2_MASK06) || \570 ((MASK) == SMBUS_OA2_MASK07))
713 #define IS_I2C_OWN_ADDRESS2_MASK(MASK) (((MASK) == I2C_OA2_NOMASK) || \ argument714 ((MASK) == I2C_OA2_MASK01) || \715 ((MASK) == I2C_OA2_MASK02) || \716 ((MASK) == I2C_OA2_MASK03) || \717 ((MASK) == I2C_OA2_MASK04) || \718 ((MASK) == I2C_OA2_MASK05) || \719 ((MASK) == I2C_OA2_MASK06) || \720 ((MASK) == I2C_OA2_MASK07))
1015 #define IS_RTC_ALARM_MASK(MASK) (((MASK) & ~(RTC_ALARMMASK_ALL)) == 0U) argument1022 #define IS_RTC_ALARM_SUB_SECOND_MASK(MASK) (((MASK) == 0u) || \ argument1023 … (((MASK) >= RTC_ALARMSUBSECONDMASK_SS14_1) && ((MASK) <= RTC_ALARMSUBSECONDMASK_NONE)))
870 #define __SDMMC_ENABLE_IT(__INSTANCE__, __INTERRUPT__) ((__INSTANCE__)->MASK |= (__INTERRUPT__))909 #define __SDMMC_DISABLE_IT(__INSTANCE__, __INTERRUPT__) ((__INSTANCE__)->MASK &= ~(__INTERRUPT__))
94 CHANNEL MASK: 0007130 CHANNEL MASK: 0007166 CHANNEL MASK: 0007212 CHANNEL MASK: 0007246 CHANNEL MASK: 0007282 CHANNEL MASK: 0007316 CHANNEL MASK: 0007362 CHANNEL MASK: 00071017 CHANNEL MASK: 00071039 CHANNEL MASK: 0007
498 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg |= RTC_MODE2_MASK_SEL(mask); in hri_rtcalarm_set_MASK_SEL_bf()506 tmp = ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg; in hri_rtcalarm_get_MASK_SEL_bf()516 tmp = ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg; in hri_rtcalarm_write_MASK_SEL_bf()519 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg = tmp; in hri_rtcalarm_write_MASK_SEL_bf()527 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg &= ~RTC_MODE2_MASK_SEL(mask); in hri_rtcalarm_clear_MASK_SEL_bf()535 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg ^= RTC_MODE2_MASK_SEL(mask); in hri_rtcalarm_toggle_MASK_SEL_bf()542 tmp = ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg; in hri_rtcalarm_read_MASK_SEL_bf()551 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg |= mask; in hri_rtcalarm_set_MASK_reg()559 tmp = ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg; in hri_rtcalarm_get_MASK_reg()568 ((RtcMode2 *)hw)->Mode2Alarm[submodule_index].MASK.reg = data; in hri_rtcalarm_write_MASK_reg()[all …]
66 uint32_t MASK:5; /*!< bit: 0.. 4 Maximum Value of the Trace Buffer in SRAM */ member
1055 uint32_t MASK:1; /*!< bit: 11 MASK x Register Busy */ member1330 …__IO RTC_MODE2_MASK_Type MASK; /**< \brief Offset: 0x04 (R/W 8) MODE2_ALARM Alarm n … member
847 __IO uint32_t MASK; /*!< SDMMC mask register, Address offset: 0x3C */ member
