Home
last modified time | relevance | path

Searched refs:__O (Results 1 – 7 of 7) sorted by relevance

/hal_ti-latest/simplelink/source/ti/devices/msp432p4xx/inc/
Dmsp432p401m.h364__O uint32_t CLRIFGR0; /*!< Clear Interrup…
382__O uint16_t KEY; /*!< AES Accelerato…
383__O uint16_t DIN; /*!< AES Accelerato…
384__O uint16_t DOUT; /*!< AES Accelerato…
385__O uint16_t XDIN; /*!< AES Accelerato…
386__O uint16_t XIN; /*!< AES Accelerato…
472__O uint32_t CLRIFG; /*!< Clear Interrup…
474__O uint32_t SETIFG; /*!< Set Interrupt …
705__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
710__O uint32_t CFG; /*!< Configuration …
[all …]
Dmsp432p401r.h364__O uint32_t CLRIFGR0; /*!< Clear Interrup…
382__O uint16_t KEY; /*!< AES Accelerato…
383__O uint16_t DIN; /*!< AES Accelerato…
384__O uint16_t DOUT; /*!< AES Accelerato…
385__O uint16_t XDIN; /*!< AES Accelerato…
386__O uint16_t XIN; /*!< AES Accelerato…
472__O uint32_t CLRIFG; /*!< Clear Interrup…
474__O uint32_t SETIFG; /*!< Set Interrupt …
705__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
710__O uint32_t CFG; /*!< Configuration …
[all …]
Dmsp432p4111.h356__O uint32_t CLRIFGR0; /*!< Clear Interrup…
374__O uint16_t KEY; /*!< AES Accelerato…
375__O uint16_t DIN; /*!< AES Accelerato…
376__O uint16_t DOUT; /*!< AES Accelerato…
377__O uint16_t XDIN; /*!< AES Accelerato…
378__O uint16_t XIN; /*!< AES Accelerato…
464__O uint32_t CLRIFG; /*!< Clear Interrup…
466__O uint32_t SETIFG; /*!< Set Interrupt …
697__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
702__O uint32_t CFG; /*!< Configuration …
[all …]
Dmsp432p411v.h356__O uint32_t CLRIFGR0; /*!< Clear Interrup…
374__O uint16_t KEY; /*!< AES Accelerato…
375__O uint16_t DIN; /*!< AES Accelerato…
376__O uint16_t DOUT; /*!< AES Accelerato…
377__O uint16_t XDIN; /*!< AES Accelerato…
378__O uint16_t XIN; /*!< AES Accelerato…
464__O uint32_t CLRIFG; /*!< Clear Interrup…
466__O uint32_t SETIFG; /*!< Set Interrupt …
697__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
702__O uint32_t CFG; /*!< Configuration …
[all …]
Dmsp432p411y.h356__O uint32_t CLRIFGR0; /*!< Clear Interrup…
374__O uint16_t KEY; /*!< AES Accelerato…
375__O uint16_t DIN; /*!< AES Accelerato…
376__O uint16_t DOUT; /*!< AES Accelerato…
377__O uint16_t XDIN; /*!< AES Accelerato…
378__O uint16_t XIN; /*!< AES Accelerato…
464__O uint32_t CLRIFG; /*!< Clear Interrup…
466__O uint32_t SETIFG; /*!< Set Interrupt …
697__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
702__O uint32_t CFG; /*!< Configuration …
[all …]
Dmsp432p4xx.h356__O uint32_t CLRIFGR0; /*!< Clear Interrup…
365__O uint16_t KEY; /*!< AES Accelerato…
366__O uint16_t DIN; /*!< AES Accelerato…
367__O uint16_t DOUT; /*!< AES Accelerato…
368__O uint16_t XDIN; /*!< AES Accelerato…
369__O uint16_t XIN; /*!< AES Accelerato…
419__O uint32_t CLRIFG; /*!< Clear Interrup…
421__O uint32_t SETIFG; /*!< Set Interrupt …
633__O uint32_t INT0_CLRFLG; /*!< Interrupt 0 So…
638__O uint32_t CFG; /*!< Configuration …
[all …]
/hal_ti-latest/simplelink_lpf3/source/ti/devices/cc23x0r5/cmsis/core/
Dcore_cm0plus.h174 #define __O volatile /*!< Defines 'write only' permissions */ macro