1 /****************************************************************************** 2 * Filename: hw_aux_sysif_h 3 * Revised: 2018-05-14 12:24:52 +0200 (Mon, 14 May 2018) 4 * Revision: 51990 5 * 6 * Copyright (c) 2015 - 2017, Texas Instruments Incorporated 7 * All rights reserved. 8 * 9 * Redistribution and use in source and binary forms, with or without 10 * modification, are permitted provided that the following conditions are met: 11 * 12 * 1) Redistributions of source code must retain the above copyright notice, 13 * this list of conditions and the following disclaimer. 14 * 15 * 2) Redistributions in binary form must reproduce the above copyright notice, 16 * this list of conditions and the following disclaimer in the documentation 17 * and/or other materials provided with the distribution. 18 * 19 * 3) Neither the name of the ORGANIZATION nor the names of its contributors may 20 * be used to endorse or promote products derived from this software without 21 * specific prior written permission. 22 * 23 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" 24 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE 25 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE 26 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE 27 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR 28 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF 29 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS 30 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN 31 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) 32 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE 33 * POSSIBILITY OF SUCH DAMAGE. 34 * 35 ******************************************************************************/ 36 37 #ifndef __HW_AUX_SYSIF_H__ 38 #define __HW_AUX_SYSIF_H__ 39 40 //***************************************************************************** 41 // 42 // This section defines the register offsets of 43 // AUX_SYSIF component 44 // 45 //***************************************************************************** 46 // Operational Mode Request 47 #define AUX_SYSIF_O_OPMODEREQ 0x00000000 48 49 // Operational Mode Acknowledgement 50 #define AUX_SYSIF_O_OPMODEACK 0x00000004 51 52 // Programmable Wakeup 0 Configuration 53 #define AUX_SYSIF_O_PROGWU0CFG 0x00000008 54 55 // Programmable Wakeup 1 Configuration 56 #define AUX_SYSIF_O_PROGWU1CFG 0x0000000C 57 58 // Programmable Wakeup 2 Configuration 59 #define AUX_SYSIF_O_PROGWU2CFG 0x00000010 60 61 // Programmable Wakeup 3 Configuration 62 #define AUX_SYSIF_O_PROGWU3CFG 0x00000014 63 64 // Software Wakeup Triggers 65 #define AUX_SYSIF_O_SWWUTRIG 0x00000018 66 67 // Wakeup Flags 68 #define AUX_SYSIF_O_WUFLAGS 0x0000001C 69 70 // Wakeup Flags Clear 71 #define AUX_SYSIF_O_WUFLAGSCLR 0x00000020 72 73 // Wakeup Gate 74 #define AUX_SYSIF_O_WUGATE 0x00000024 75 76 // Vector Configuration 0 77 #define AUX_SYSIF_O_VECCFG0 0x00000028 78 79 // Vector Configuration 1 80 #define AUX_SYSIF_O_VECCFG1 0x0000002C 81 82 // Vector Configuration 2 83 #define AUX_SYSIF_O_VECCFG2 0x00000030 84 85 // Vector Configuration 3 86 #define AUX_SYSIF_O_VECCFG3 0x00000034 87 88 // Vector Configuration 4 89 #define AUX_SYSIF_O_VECCFG4 0x00000038 90 91 // Vector Configuration 5 92 #define AUX_SYSIF_O_VECCFG5 0x0000003C 93 94 // Vector Configuration 6 95 #define AUX_SYSIF_O_VECCFG6 0x00000040 96 97 // Vector Configuration 7 98 #define AUX_SYSIF_O_VECCFG7 0x00000044 99 100 // Event Synchronization Rate 101 #define AUX_SYSIF_O_EVSYNCRATE 0x00000048 102 103 // Peripheral Operational Rate 104 #define AUX_SYSIF_O_PEROPRATE 0x0000004C 105 106 // ADC Clock Control 107 #define AUX_SYSIF_O_ADCCLKCTL 0x00000050 108 109 // TDC Counter Clock Control 110 #define AUX_SYSIF_O_TDCCLKCTL 0x00000054 111 112 // TDC Reference Clock Control 113 #define AUX_SYSIF_O_TDCREFCLKCTL 0x00000058 114 115 // AUX_TIMER2 Clock Control 116 #define AUX_SYSIF_O_TIMER2CLKCTL 0x0000005C 117 118 // AUX_TIMER2 Clock Status 119 #define AUX_SYSIF_O_TIMER2CLKSTAT 0x00000060 120 121 // AUX_TIMER2 Clock Switch 122 #define AUX_SYSIF_O_TIMER2CLKSWITCH 0x00000064 123 124 // AUX_TIMER2 Debug Control 125 #define AUX_SYSIF_O_TIMER2DBGCTL 0x00000068 126 127 // Clock Shift Detection 128 #define AUX_SYSIF_O_CLKSHIFTDET 0x00000070 129 130 // VDDR Recharge Trigger 131 #define AUX_SYSIF_O_RECHARGETRIG 0x00000074 132 133 // VDDR Recharge Detection 134 #define AUX_SYSIF_O_RECHARGEDET 0x00000078 135 136 // Real Time Counter Sub Second Increment 0 137 #define AUX_SYSIF_O_RTCSUBSECINC0 0x0000007C 138 139 // Real Time Counter Sub Second Increment 1 140 #define AUX_SYSIF_O_RTCSUBSECINC1 0x00000080 141 142 // Real Time Counter Sub Second Increment Control 143 #define AUX_SYSIF_O_RTCSUBSECINCCTL 0x00000084 144 145 // Real Time Counter Second 146 #define AUX_SYSIF_O_RTCSEC 0x00000088 147 148 // Real Time Counter Sub-Second 149 #define AUX_SYSIF_O_RTCSUBSEC 0x0000008C 150 151 // AON_RTC Event Clear 152 #define AUX_SYSIF_O_RTCEVCLR 0x00000090 153 154 // AON_BATMON Battery Voltage Value 155 #define AUX_SYSIF_O_BATMONBAT 0x00000094 156 157 // AON_BATMON Temperature Value 158 #define AUX_SYSIF_O_BATMONTEMP 0x0000009C 159 160 // Timer Halt 161 #define AUX_SYSIF_O_TIMERHALT 0x000000A0 162 163 // AUX_TIMER2 Bridge 164 #define AUX_SYSIF_O_TIMER2BRIDGE 0x000000B0 165 166 // Software Power Profiler 167 #define AUX_SYSIF_O_SWPWRPROF 0x000000B4 168 169 //***************************************************************************** 170 // 171 // Register: AUX_SYSIF_O_OPMODEREQ 172 // 173 //***************************************************************************** 174 // Field: [1:0] REQ 175 // 176 // AUX operational mode request. 177 // ENUMs: 178 // PDLP Powerdown operational mode with wakeup to lowpower 179 // mode, characterized by: 180 // - Powerdown system power 181 // supply state (uLDO) request. 182 // - 183 // AON_PMCTL:AUXSCECLK.PD_SRC sets the SCE clock 184 // frequency (SCE_RATE). 185 // - An active wakeup flag 186 // overrides the operational mode externally to 187 // lowpower (LP) as long as the flag is set. 188 // PDA Powerdown operational mode with wakeup to active 189 // mode, characterized by: 190 // - Powerdown system power 191 // supply state (uLDO) request. 192 // - 193 // AON_PMCTL:AUXSCECLK.PD_SRC sets the SCE clock 194 // frequency (SCE_RATE). 195 // - An active wakeup flag 196 // overrides the operational mode externally to 197 // active (A) as long as the flag is set. 198 // LP Lowpower operational mode, characterized by: 199 // - Powerdown system power 200 // supply state (uLDO) request. 201 // - SCE clock frequency 202 // (SCE_RATE) equals SCLK_MF. 203 // - An active wakeup flag 204 // does not change operational mode. 205 // A Active operational mode, characterized by: 206 // - Active system power 207 // supply state (GLDO or DCDC) request. 208 // - AON_PMCTL:AUXSCECLK.SRC 209 // sets the SCE clock frequency (SCE_RATE). 210 // - An active wakeup flag 211 // does not change operational mode. 212 #define AUX_SYSIF_OPMODEREQ_REQ_W 2 213 #define AUX_SYSIF_OPMODEREQ_REQ_M 0x00000003 214 #define AUX_SYSIF_OPMODEREQ_REQ_S 0 215 #define AUX_SYSIF_OPMODEREQ_REQ_PDLP 0x00000003 216 #define AUX_SYSIF_OPMODEREQ_REQ_PDA 0x00000002 217 #define AUX_SYSIF_OPMODEREQ_REQ_LP 0x00000001 218 #define AUX_SYSIF_OPMODEREQ_REQ_A 0x00000000 219 220 //***************************************************************************** 221 // 222 // Register: AUX_SYSIF_O_OPMODEACK 223 // 224 //***************************************************************************** 225 // Field: [1:0] ACK 226 // 227 // AUX operational mode acknowledgement. 228 // ENUMs: 229 // PDLP Powerdown operational mode with wakeup to lowpower 230 // mode is acknowledged. 231 // PDA Powerdown operational mode with wakeup to active 232 // mode is acknowledged. 233 // LP Lowpower operational mode is acknowledged. 234 // A Active operational mode is acknowledged. 235 #define AUX_SYSIF_OPMODEACK_ACK_W 2 236 #define AUX_SYSIF_OPMODEACK_ACK_M 0x00000003 237 #define AUX_SYSIF_OPMODEACK_ACK_S 0 238 #define AUX_SYSIF_OPMODEACK_ACK_PDLP 0x00000003 239 #define AUX_SYSIF_OPMODEACK_ACK_PDA 0x00000002 240 #define AUX_SYSIF_OPMODEACK_ACK_LP 0x00000001 241 #define AUX_SYSIF_OPMODEACK_ACK_A 0x00000000 242 243 //***************************************************************************** 244 // 245 // Register: AUX_SYSIF_O_PROGWU0CFG 246 // 247 //***************************************************************************** 248 // Field: [7] POL 249 // 250 // Polarity of WU_SRC. 251 // 252 // The procedure used to clear the wakeup flag decides level or edge 253 // sensitivity, see WUFLAGSCLR.PROG_WU0. 254 // ENUMs: 255 // LOW The wakeup flag is set when WU_SRC is low or goes 256 // low. 257 // HIGH The wakeup flag is set when WU_SRC is high or goes 258 // high. 259 #define AUX_SYSIF_PROGWU0CFG_POL 0x00000080 260 #define AUX_SYSIF_PROGWU0CFG_POL_BITN 7 261 #define AUX_SYSIF_PROGWU0CFG_POL_M 0x00000080 262 #define AUX_SYSIF_PROGWU0CFG_POL_S 7 263 #define AUX_SYSIF_PROGWU0CFG_POL_LOW 0x00000080 264 #define AUX_SYSIF_PROGWU0CFG_POL_HIGH 0x00000000 265 266 // Field: [6] EN 267 // 268 // Programmable wakeup flag enable. 269 // 270 // 0: Disable wakeup flag. 271 // 1: Enable wakeup flag. 272 #define AUX_SYSIF_PROGWU0CFG_EN 0x00000040 273 #define AUX_SYSIF_PROGWU0CFG_EN_BITN 6 274 #define AUX_SYSIF_PROGWU0CFG_EN_M 0x00000040 275 #define AUX_SYSIF_PROGWU0CFG_EN_S 6 276 277 // Field: [5:0] WU_SRC 278 // 279 // Wakeup source from the asynchronous AUX event bus. 280 // 281 // Only change WU_SRC when EN is 0 or WUFLAGSCLR.PROG_WU0 is 1. 282 // 283 // If you write a non-enumerated value the behavior is identical to NO_EVENT. 284 // The written value is returned when read. 285 // ENUMs: 286 // NO_EVENT No event. 287 // AUX_SMPH_AUTOTAKE_DONE AUX_EVCTL:EVSTAT3.AUX_SMPH_AUTOTAKE_DONE 288 // AUX_ADC_FIFO_NOT_EMPTY AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_NOT_EMPTY 289 // AUX_ADC_FIFO_ALMOST_FULL AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_ALMOST_FULL 290 // AUX_ADC_IRQ AUX_EVCTL:EVSTAT3.AUX_ADC_IRQ 291 // AUX_ADC_DONE AUX_EVCTL:EVSTAT3.AUX_ADC_DONE 292 // AUX_ISRC_RESET_N AUX_EVCTL:EVSTAT3.AUX_ISRC_RESET_N 293 // AUX_TDC_DONE AUX_EVCTL:EVSTAT3.AUX_TDC_DONE 294 // AUX_TIMER0_EV AUX_EVCTL:EVSTAT3.AUX_TIMER0_EV 295 // AUX_TIMER1_EV AUX_EVCTL:EVSTAT3.AUX_TIMER1_EV 296 // AUX_TIMER2_PULSE AUX_EVCTL:EVSTAT3.AUX_TIMER2_PULSE 297 // AUX_TIMER2_EV3 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV3 298 // AUX_TIMER2_EV2 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV2 299 // AUX_TIMER2_EV1 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV1 300 // AUX_TIMER2_EV0 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV0 301 // AUX_COMPB AUX_EVCTL:EVSTAT2.AUX_COMPB 302 // AUX_COMPA AUX_EVCTL:EVSTAT2.AUX_COMPA 303 // MCU_OBSMUX1 AUX_EVCTL:EVSTAT2.MCU_OBSMUX1 304 // MCU_OBSMUX0 AUX_EVCTL:EVSTAT2.MCU_OBSMUX0 305 // MCU_EV AUX_EVCTL:EVSTAT2.MCU_EV 306 // ACLK_REF AUX_EVCTL:EVSTAT2.ACLK_REF 307 // VDDR_RECHARGE AUX_EVCTL:EVSTAT2.VDDR_RECHARGE 308 // MCU_ACTIVE AUX_EVCTL:EVSTAT2.MCU_ACTIVE 309 // PWR_DWN AUX_EVCTL:EVSTAT2.PWR_DWN 310 // SCLK_LF AUX_EVCTL:EVSTAT2.SCLK_LF 311 // AON_BATMON_TEMP_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_TEMP_UPD 312 // AON_BATMON_BAT_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_BAT_UPD 313 // AON_RTC_4KHZ AUX_EVCTL:EVSTAT2.AON_RTC_4KHZ 314 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 315 // AON_RTC_CH2 AUX_EVCTL:EVSTAT2.AON_RTC_CH2 316 // MANUAL_EV AUX_EVCTL:EVSTAT2.MANUAL_EV 317 // AUXIO31 AUX_EVCTL:EVSTAT1.AUXIO31 318 // AUXIO30 AUX_EVCTL:EVSTAT1.AUXIO30 319 // AUXIO29 AUX_EVCTL:EVSTAT1.AUXIO29 320 // AUXIO28 AUX_EVCTL:EVSTAT1.AUXIO28 321 // AUXIO27 AUX_EVCTL:EVSTAT1.AUXIO27 322 // AUXIO26 AUX_EVCTL:EVSTAT1.AUXIO26 323 // AUXIO25 AUX_EVCTL:EVSTAT1.AUXIO25 324 // AUXIO24 AUX_EVCTL:EVSTAT1.AUXIO24 325 // AUXIO23 AUX_EVCTL:EVSTAT1.AUXIO23 326 // AUXIO22 AUX_EVCTL:EVSTAT1.AUXIO22 327 // AUXIO21 AUX_EVCTL:EVSTAT1.AUXIO21 328 // AUXIO20 AUX_EVCTL:EVSTAT1.AUXIO20 329 // AUXIO19 AUX_EVCTL:EVSTAT1.AUXIO19 330 // AUXIO18 AUX_EVCTL:EVSTAT1.AUXIO18 331 // AUXIO17 AUX_EVCTL:EVSTAT1.AUXIO17 332 // AUXIO16 AUX_EVCTL:EVSTAT1.AUXIO16 333 // AUXIO15 AUX_EVCTL:EVSTAT0.AUXIO15 334 // AUXIO14 AUX_EVCTL:EVSTAT0.AUXIO14 335 // AUXIO13 AUX_EVCTL:EVSTAT0.AUXIO13 336 // AUXIO12 AUX_EVCTL:EVSTAT0.AUXIO12 337 // AUXIO11 AUX_EVCTL:EVSTAT0.AUXIO11 338 // AUXIO10 AUX_EVCTL:EVSTAT0.AUXIO10 339 // AUXIO9 AUX_EVCTL:EVSTAT0.AUXIO9 340 // AUXIO8 AUX_EVCTL:EVSTAT0.AUXIO8 341 // AUXIO7 AUX_EVCTL:EVSTAT0.AUXIO7 342 // AUXIO6 AUX_EVCTL:EVSTAT0.AUXIO6 343 // AUXIO5 AUX_EVCTL:EVSTAT0.AUXIO5 344 // AUXIO4 AUX_EVCTL:EVSTAT0.AUXIO4 345 // AUXIO3 AUX_EVCTL:EVSTAT0.AUXIO3 346 // AUXIO2 AUX_EVCTL:EVSTAT0.AUXIO2 347 // AUXIO1 AUX_EVCTL:EVSTAT0.AUXIO1 348 // AUXIO0 AUX_EVCTL:EVSTAT0.AUXIO0 349 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_W 6 350 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_M 0x0000003F 351 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_S 0 352 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_NO_EVENT 0x0000003F 353 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_SMPH_AUTOTAKE_DONE 0x0000003D 354 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_ADC_FIFO_NOT_EMPTY 0x0000003C 355 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_ADC_FIFO_ALMOST_FULL 0x0000003B 356 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_ADC_IRQ 0x0000003A 357 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_ADC_DONE 0x00000039 358 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_ISRC_RESET_N 0x00000038 359 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TDC_DONE 0x00000037 360 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER0_EV 0x00000036 361 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER1_EV 0x00000035 362 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER2_PULSE 0x00000034 363 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER2_EV3 0x00000033 364 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER2_EV2 0x00000032 365 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER2_EV1 0x00000031 366 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_TIMER2_EV0 0x00000030 367 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_COMPB 0x0000002F 368 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUX_COMPA 0x0000002E 369 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_MCU_OBSMUX1 0x0000002D 370 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_MCU_OBSMUX0 0x0000002C 371 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_MCU_EV 0x0000002B 372 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_ACLK_REF 0x0000002A 373 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_VDDR_RECHARGE 0x00000029 374 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_MCU_ACTIVE 0x00000028 375 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_PWR_DWN 0x00000027 376 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_SCLK_LF 0x00000026 377 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AON_BATMON_TEMP_UPD 0x00000025 378 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AON_BATMON_BAT_UPD 0x00000024 379 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AON_RTC_4KHZ 0x00000023 380 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AON_RTC_CH2_DLY 0x00000022 381 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AON_RTC_CH2 0x00000021 382 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_MANUAL_EV 0x00000020 383 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO31 0x0000001F 384 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO30 0x0000001E 385 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO29 0x0000001D 386 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO28 0x0000001C 387 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO27 0x0000001B 388 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO26 0x0000001A 389 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO25 0x00000019 390 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO24 0x00000018 391 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO23 0x00000017 392 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO22 0x00000016 393 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO21 0x00000015 394 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO20 0x00000014 395 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO19 0x00000013 396 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO18 0x00000012 397 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO17 0x00000011 398 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO16 0x00000010 399 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO15 0x0000000F 400 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO14 0x0000000E 401 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO13 0x0000000D 402 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO12 0x0000000C 403 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO11 0x0000000B 404 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO10 0x0000000A 405 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO9 0x00000009 406 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO8 0x00000008 407 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO7 0x00000007 408 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO6 0x00000006 409 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO5 0x00000005 410 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO4 0x00000004 411 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO3 0x00000003 412 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO2 0x00000002 413 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO1 0x00000001 414 #define AUX_SYSIF_PROGWU0CFG_WU_SRC_AUXIO0 0x00000000 415 416 //***************************************************************************** 417 // 418 // Register: AUX_SYSIF_O_PROGWU1CFG 419 // 420 //***************************************************************************** 421 // Field: [7] POL 422 // 423 // Polarity of WU_SRC. 424 // 425 // The procedure used to clear the wakeup flag decides level or edge 426 // sensitivity, see WUFLAGSCLR.PROG_WU1. 427 // ENUMs: 428 // LOW The wakeup flag is set when WU_SRC is low or goes 429 // low. 430 // HIGH The wakeup flag is set when WU_SRC is high or goes 431 // high. 432 #define AUX_SYSIF_PROGWU1CFG_POL 0x00000080 433 #define AUX_SYSIF_PROGWU1CFG_POL_BITN 7 434 #define AUX_SYSIF_PROGWU1CFG_POL_M 0x00000080 435 #define AUX_SYSIF_PROGWU1CFG_POL_S 7 436 #define AUX_SYSIF_PROGWU1CFG_POL_LOW 0x00000080 437 #define AUX_SYSIF_PROGWU1CFG_POL_HIGH 0x00000000 438 439 // Field: [6] EN 440 // 441 // Programmable wakeup flag enable. 442 // 443 // 0: Disable wakeup flag. 444 // 1: Enable wakeup flag. 445 #define AUX_SYSIF_PROGWU1CFG_EN 0x00000040 446 #define AUX_SYSIF_PROGWU1CFG_EN_BITN 6 447 #define AUX_SYSIF_PROGWU1CFG_EN_M 0x00000040 448 #define AUX_SYSIF_PROGWU1CFG_EN_S 6 449 450 // Field: [5:0] WU_SRC 451 // 452 // Wakeup source from the asynchronous AUX event bus. 453 // 454 // Only change WU_SRC when EN is 0 or WUFLAGSCLR.PROG_WU1 is 1. 455 // 456 // If you write a non-enumerated value the behavior is identical to NO_EVENT. 457 // The written value is returned when read. 458 // ENUMs: 459 // NO_EVENT No event. 460 // AUX_SMPH_AUTOTAKE_DONE AUX_EVCTL:EVSTAT3.AUX_SMPH_AUTOTAKE_DONE 461 // AUX_ADC_FIFO_NOT_EMPTY AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_NOT_EMPTY 462 // AUX_ADC_FIFO_ALMOST_FULL AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_ALMOST_FULL 463 // AUX_ADC_IRQ AUX_EVCTL:EVSTAT3.AUX_ADC_IRQ 464 // AUX_ADC_DONE AUX_EVCTL:EVSTAT3.AUX_ADC_DONE 465 // AUX_ISRC_RESET_N AUX_EVCTL:EVSTAT3.AUX_ISRC_RESET_N 466 // AUX_TDC_DONE AUX_EVCTL:EVSTAT3.AUX_TDC_DONE 467 // AUX_TIMER0_EV AUX_EVCTL:EVSTAT3.AUX_TIMER0_EV 468 // AUX_TIMER1_EV AUX_EVCTL:EVSTAT3.AUX_TIMER1_EV 469 // AUX_TIMER2_PULSE AUX_EVCTL:EVSTAT3.AUX_TIMER2_PULSE 470 // AUX_TIMER2_EV3 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV3 471 // AUX_TIMER2_EV2 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV2 472 // AUX_TIMER2_EV1 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV1 473 // AUX_TIMER2_EV0 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV0 474 // AUX_COMPB AUX_EVCTL:EVSTAT2.AUX_COMPB 475 // AUX_COMPA AUX_EVCTL:EVSTAT2.AUX_COMPA 476 // MCU_OBSMUX1 AUX_EVCTL:EVSTAT2.MCU_OBSMUX1 477 // MCU_OBSMUX0 AUX_EVCTL:EVSTAT2.MCU_OBSMUX0 478 // MCU_EV AUX_EVCTL:EVSTAT2.MCU_EV 479 // ACLK_REF AUX_EVCTL:EVSTAT2.ACLK_REF 480 // VDDR_RECHARGE AUX_EVCTL:EVSTAT2.VDDR_RECHARGE 481 // MCU_ACTIVE AUX_EVCTL:EVSTAT2.MCU_ACTIVE 482 // PWR_DWN AUX_EVCTL:EVSTAT2.PWR_DWN 483 // SCLK_LF AUX_EVCTL:EVSTAT2.SCLK_LF 484 // AON_BATMON_TEMP_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_TEMP_UPD 485 // AON_BATMON_BAT_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_BAT_UPD 486 // AON_RTC_4KHZ AUX_EVCTL:EVSTAT2.AON_RTC_4KHZ 487 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 488 // AON_RTC_CH2 AUX_EVCTL:EVSTAT2.AON_RTC_CH2 489 // MANUAL_EV AUX_EVCTL:EVSTAT2.MANUAL_EV 490 // AUXIO31 AUX_EVCTL:EVSTAT1.AUXIO31 491 // AUXIO30 AUX_EVCTL:EVSTAT1.AUXIO30 492 // AUXIO29 AUX_EVCTL:EVSTAT1.AUXIO29 493 // AUXIO28 AUX_EVCTL:EVSTAT1.AUXIO28 494 // AUXIO27 AUX_EVCTL:EVSTAT1.AUXIO27 495 // AUXIO26 AUX_EVCTL:EVSTAT1.AUXIO26 496 // AUXIO25 AUX_EVCTL:EVSTAT1.AUXIO25 497 // AUXIO24 AUX_EVCTL:EVSTAT1.AUXIO24 498 // AUXIO23 AUX_EVCTL:EVSTAT1.AUXIO23 499 // AUXIO22 AUX_EVCTL:EVSTAT1.AUXIO22 500 // AUXIO21 AUX_EVCTL:EVSTAT1.AUXIO21 501 // AUXIO20 AUX_EVCTL:EVSTAT1.AUXIO20 502 // AUXIO19 AUX_EVCTL:EVSTAT1.AUXIO19 503 // AUXIO18 AUX_EVCTL:EVSTAT1.AUXIO18 504 // AUXIO17 AUX_EVCTL:EVSTAT1.AUXIO17 505 // AUXIO16 AUX_EVCTL:EVSTAT1.AUXIO16 506 // AUXIO15 AUX_EVCTL:EVSTAT0.AUXIO15 507 // AUXIO14 AUX_EVCTL:EVSTAT0.AUXIO14 508 // AUXIO13 AUX_EVCTL:EVSTAT0.AUXIO13 509 // AUXIO12 AUX_EVCTL:EVSTAT0.AUXIO12 510 // AUXIO11 AUX_EVCTL:EVSTAT0.AUXIO11 511 // AUXIO10 AUX_EVCTL:EVSTAT0.AUXIO10 512 // AUXIO9 AUX_EVCTL:EVSTAT0.AUXIO9 513 // AUXIO8 AUX_EVCTL:EVSTAT0.AUXIO8 514 // AUXIO7 AUX_EVCTL:EVSTAT0.AUXIO7 515 // AUXIO6 AUX_EVCTL:EVSTAT0.AUXIO6 516 // AUXIO5 AUX_EVCTL:EVSTAT0.AUXIO5 517 // AUXIO4 AUX_EVCTL:EVSTAT0.AUXIO4 518 // AUXIO3 AUX_EVCTL:EVSTAT0.AUXIO3 519 // AUXIO2 AUX_EVCTL:EVSTAT0.AUXIO2 520 // AUXIO1 AUX_EVCTL:EVSTAT0.AUXIO1 521 // AUXIO0 AUX_EVCTL:EVSTAT0.AUXIO0 522 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_W 6 523 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_M 0x0000003F 524 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_S 0 525 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_NO_EVENT 0x0000003F 526 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_SMPH_AUTOTAKE_DONE 0x0000003D 527 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_ADC_FIFO_NOT_EMPTY 0x0000003C 528 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_ADC_FIFO_ALMOST_FULL 0x0000003B 529 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_ADC_IRQ 0x0000003A 530 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_ADC_DONE 0x00000039 531 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_ISRC_RESET_N 0x00000038 532 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TDC_DONE 0x00000037 533 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER0_EV 0x00000036 534 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER1_EV 0x00000035 535 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER2_PULSE 0x00000034 536 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER2_EV3 0x00000033 537 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER2_EV2 0x00000032 538 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER2_EV1 0x00000031 539 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_TIMER2_EV0 0x00000030 540 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_COMPB 0x0000002F 541 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUX_COMPA 0x0000002E 542 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_MCU_OBSMUX1 0x0000002D 543 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_MCU_OBSMUX0 0x0000002C 544 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_MCU_EV 0x0000002B 545 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_ACLK_REF 0x0000002A 546 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_VDDR_RECHARGE 0x00000029 547 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_MCU_ACTIVE 0x00000028 548 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_PWR_DWN 0x00000027 549 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_SCLK_LF 0x00000026 550 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AON_BATMON_TEMP_UPD 0x00000025 551 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AON_BATMON_BAT_UPD 0x00000024 552 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AON_RTC_4KHZ 0x00000023 553 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AON_RTC_CH2_DLY 0x00000022 554 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AON_RTC_CH2 0x00000021 555 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_MANUAL_EV 0x00000020 556 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO31 0x0000001F 557 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO30 0x0000001E 558 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO29 0x0000001D 559 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO28 0x0000001C 560 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO27 0x0000001B 561 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO26 0x0000001A 562 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO25 0x00000019 563 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO24 0x00000018 564 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO23 0x00000017 565 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO22 0x00000016 566 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO21 0x00000015 567 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO20 0x00000014 568 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO19 0x00000013 569 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO18 0x00000012 570 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO17 0x00000011 571 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO16 0x00000010 572 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO15 0x0000000F 573 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO14 0x0000000E 574 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO13 0x0000000D 575 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO12 0x0000000C 576 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO11 0x0000000B 577 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO10 0x0000000A 578 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO9 0x00000009 579 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO8 0x00000008 580 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO7 0x00000007 581 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO6 0x00000006 582 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO5 0x00000005 583 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO4 0x00000004 584 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO3 0x00000003 585 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO2 0x00000002 586 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO1 0x00000001 587 #define AUX_SYSIF_PROGWU1CFG_WU_SRC_AUXIO0 0x00000000 588 589 //***************************************************************************** 590 // 591 // Register: AUX_SYSIF_O_PROGWU2CFG 592 // 593 //***************************************************************************** 594 // Field: [7] POL 595 // 596 // Polarity of WU_SRC. 597 // 598 // The procedure used to clear the wakeup flag decides level or edge 599 // sensitivity, see WUFLAGSCLR.PROG_WU2. 600 // ENUMs: 601 // LOW The wakeup flag is set when WU_SRC is low or goes 602 // low. 603 // HIGH The wakeup flag is set when WU_SRC is high or goes 604 // high. 605 #define AUX_SYSIF_PROGWU2CFG_POL 0x00000080 606 #define AUX_SYSIF_PROGWU2CFG_POL_BITN 7 607 #define AUX_SYSIF_PROGWU2CFG_POL_M 0x00000080 608 #define AUX_SYSIF_PROGWU2CFG_POL_S 7 609 #define AUX_SYSIF_PROGWU2CFG_POL_LOW 0x00000080 610 #define AUX_SYSIF_PROGWU2CFG_POL_HIGH 0x00000000 611 612 // Field: [6] EN 613 // 614 // Programmable wakeup flag enable. 615 // 616 // 0: Disable wakeup flag. 617 // 1: Enable wakeup flag. 618 #define AUX_SYSIF_PROGWU2CFG_EN 0x00000040 619 #define AUX_SYSIF_PROGWU2CFG_EN_BITN 6 620 #define AUX_SYSIF_PROGWU2CFG_EN_M 0x00000040 621 #define AUX_SYSIF_PROGWU2CFG_EN_S 6 622 623 // Field: [5:0] WU_SRC 624 // 625 // Wakeup source from the asynchronous AUX event bus. 626 // 627 // Only change WU_SRC when EN is 0 or WUFLAGSCLR.PROG_WU2 is 1. 628 // 629 // If you write a non-enumerated value the behavior is identical to NO_EVENT. 630 // The written value is returned when read. 631 // ENUMs: 632 // NO_EVENT No event. 633 // AUX_SMPH_AUTOTAKE_DONE AUX_EVCTL:EVSTAT3.AUX_SMPH_AUTOTAKE_DONE 634 // AUX_ADC_FIFO_NOT_EMPTY AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_NOT_EMPTY 635 // AUX_ADC_FIFO_ALMOST_FULL AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_ALMOST_FULL 636 // AUX_ADC_IRQ AUX_EVCTL:EVSTAT3.AUX_ADC_IRQ 637 // AUX_ADC_DONE AUX_EVCTL:EVSTAT3.AUX_ADC_DONE 638 // AUX_ISRC_RESET_N AUX_EVCTL:EVSTAT3.AUX_ISRC_RESET_N 639 // AUX_TDC_DONE AUX_EVCTL:EVSTAT3.AUX_TDC_DONE 640 // AUX_TIMER0_EV AUX_EVCTL:EVSTAT3.AUX_TIMER0_EV 641 // AUX_TIMER1_EV AUX_EVCTL:EVSTAT3.AUX_TIMER1_EV 642 // AUX_TIMER2_PULSE AUX_EVCTL:EVSTAT3.AUX_TIMER2_PULSE 643 // AUX_TIMER2_EV3 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV3 644 // AUX_TIMER2_EV2 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV2 645 // AUX_TIMER2_EV1 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV1 646 // AUX_TIMER2_EV0 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV0 647 // AUX_COMPB AUX_EVCTL:EVSTAT2.AUX_COMPB 648 // AUX_COMPA AUX_EVCTL:EVSTAT2.AUX_COMPA 649 // MCU_OBSMUX1 AUX_EVCTL:EVSTAT2.MCU_OBSMUX1 650 // MCU_OBSMUX0 AUX_EVCTL:EVSTAT2.MCU_OBSMUX0 651 // MCU_EV AUX_EVCTL:EVSTAT2.MCU_EV 652 // ACLK_REF AUX_EVCTL:EVSTAT2.ACLK_REF 653 // VDDR_RECHARGE AUX_EVCTL:EVSTAT2.VDDR_RECHARGE 654 // MCU_ACTIVE AUX_EVCTL:EVSTAT2.MCU_ACTIVE 655 // PWR_DWN AUX_EVCTL:EVSTAT2.PWR_DWN 656 // SCLK_LF AUX_EVCTL:EVSTAT2.SCLK_LF 657 // AON_BATMON_TEMP_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_TEMP_UPD 658 // AON_BATMON_BAT_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_BAT_UPD 659 // AON_RTC_4KHZ AUX_EVCTL:EVSTAT2.AON_RTC_4KHZ 660 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 661 // AON_RTC_CH2 AUX_EVCTL:EVSTAT2.AON_RTC_CH2 662 // MANUAL_EV AUX_EVCTL:EVSTAT2.MANUAL_EV 663 // AUXIO31 AUX_EVCTL:EVSTAT1.AUXIO31 664 // AUXIO30 AUX_EVCTL:EVSTAT1.AUXIO30 665 // AUXIO29 AUX_EVCTL:EVSTAT1.AUXIO29 666 // AUXIO28 AUX_EVCTL:EVSTAT1.AUXIO28 667 // AUXIO27 AUX_EVCTL:EVSTAT1.AUXIO27 668 // AUXIO26 AUX_EVCTL:EVSTAT1.AUXIO26 669 // AUXIO25 AUX_EVCTL:EVSTAT1.AUXIO25 670 // AUXIO24 AUX_EVCTL:EVSTAT1.AUXIO24 671 // AUXIO23 AUX_EVCTL:EVSTAT1.AUXIO23 672 // AUXIO22 AUX_EVCTL:EVSTAT1.AUXIO22 673 // AUXIO21 AUX_EVCTL:EVSTAT1.AUXIO21 674 // AUXIO20 AUX_EVCTL:EVSTAT1.AUXIO20 675 // AUXIO19 AUX_EVCTL:EVSTAT1.AUXIO19 676 // AUXIO18 AUX_EVCTL:EVSTAT1.AUXIO18 677 // AUXIO17 AUX_EVCTL:EVSTAT1.AUXIO17 678 // AUXIO16 AUX_EVCTL:EVSTAT1.AUXIO16 679 // AUXIO15 AUX_EVCTL:EVSTAT0.AUXIO15 680 // AUXIO14 AUX_EVCTL:EVSTAT0.AUXIO14 681 // AUXIO13 AUX_EVCTL:EVSTAT0.AUXIO13 682 // AUXIO12 AUX_EVCTL:EVSTAT0.AUXIO12 683 // AUXIO11 AUX_EVCTL:EVSTAT0.AUXIO11 684 // AUXIO10 AUX_EVCTL:EVSTAT0.AUXIO10 685 // AUXIO9 AUX_EVCTL:EVSTAT0.AUXIO9 686 // AUXIO8 AUX_EVCTL:EVSTAT0.AUXIO8 687 // AUXIO7 AUX_EVCTL:EVSTAT0.AUXIO7 688 // AUXIO6 AUX_EVCTL:EVSTAT0.AUXIO6 689 // AUXIO5 AUX_EVCTL:EVSTAT0.AUXIO5 690 // AUXIO4 AUX_EVCTL:EVSTAT0.AUXIO4 691 // AUXIO3 AUX_EVCTL:EVSTAT0.AUXIO3 692 // AUXIO2 AUX_EVCTL:EVSTAT0.AUXIO2 693 // AUXIO1 AUX_EVCTL:EVSTAT0.AUXIO1 694 // AUXIO0 AUX_EVCTL:EVSTAT0.AUXIO0 695 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_W 6 696 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_M 0x0000003F 697 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_S 0 698 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_NO_EVENT 0x0000003F 699 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_SMPH_AUTOTAKE_DONE 0x0000003D 700 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_ADC_FIFO_NOT_EMPTY 0x0000003C 701 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_ADC_FIFO_ALMOST_FULL 0x0000003B 702 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_ADC_IRQ 0x0000003A 703 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_ADC_DONE 0x00000039 704 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_ISRC_RESET_N 0x00000038 705 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TDC_DONE 0x00000037 706 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER0_EV 0x00000036 707 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER1_EV 0x00000035 708 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER2_PULSE 0x00000034 709 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER2_EV3 0x00000033 710 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER2_EV2 0x00000032 711 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER2_EV1 0x00000031 712 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_TIMER2_EV0 0x00000030 713 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_COMPB 0x0000002F 714 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUX_COMPA 0x0000002E 715 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_MCU_OBSMUX1 0x0000002D 716 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_MCU_OBSMUX0 0x0000002C 717 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_MCU_EV 0x0000002B 718 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_ACLK_REF 0x0000002A 719 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_VDDR_RECHARGE 0x00000029 720 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_MCU_ACTIVE 0x00000028 721 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_PWR_DWN 0x00000027 722 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_SCLK_LF 0x00000026 723 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AON_BATMON_TEMP_UPD 0x00000025 724 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AON_BATMON_BAT_UPD 0x00000024 725 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AON_RTC_4KHZ 0x00000023 726 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AON_RTC_CH2_DLY 0x00000022 727 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AON_RTC_CH2 0x00000021 728 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_MANUAL_EV 0x00000020 729 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO31 0x0000001F 730 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO30 0x0000001E 731 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO29 0x0000001D 732 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO28 0x0000001C 733 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO27 0x0000001B 734 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO26 0x0000001A 735 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO25 0x00000019 736 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO24 0x00000018 737 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO23 0x00000017 738 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO22 0x00000016 739 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO21 0x00000015 740 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO20 0x00000014 741 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO19 0x00000013 742 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO18 0x00000012 743 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO17 0x00000011 744 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO16 0x00000010 745 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO15 0x0000000F 746 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO14 0x0000000E 747 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO13 0x0000000D 748 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO12 0x0000000C 749 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO11 0x0000000B 750 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO10 0x0000000A 751 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO9 0x00000009 752 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO8 0x00000008 753 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO7 0x00000007 754 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO6 0x00000006 755 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO5 0x00000005 756 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO4 0x00000004 757 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO3 0x00000003 758 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO2 0x00000002 759 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO1 0x00000001 760 #define AUX_SYSIF_PROGWU2CFG_WU_SRC_AUXIO0 0x00000000 761 762 //***************************************************************************** 763 // 764 // Register: AUX_SYSIF_O_PROGWU3CFG 765 // 766 //***************************************************************************** 767 // Field: [7] POL 768 // 769 // Polarity of WU_SRC. 770 // 771 // The procedure used to clear the wakeup flag decides level or edge 772 // sensitivity, see WUFLAGSCLR.PROG_WU3. 773 // ENUMs: 774 // LOW The wakeup flag is set when WU_SRC is low or goes 775 // low. 776 // HIGH The wakeup flag is set when WU_SRC is high or goes 777 // high. 778 #define AUX_SYSIF_PROGWU3CFG_POL 0x00000080 779 #define AUX_SYSIF_PROGWU3CFG_POL_BITN 7 780 #define AUX_SYSIF_PROGWU3CFG_POL_M 0x00000080 781 #define AUX_SYSIF_PROGWU3CFG_POL_S 7 782 #define AUX_SYSIF_PROGWU3CFG_POL_LOW 0x00000080 783 #define AUX_SYSIF_PROGWU3CFG_POL_HIGH 0x00000000 784 785 // Field: [6] EN 786 // 787 // Programmable wakeup flag enable. 788 // 789 // 0: Disable wakeup flag. 790 // 1: Enable wakeup flag. 791 #define AUX_SYSIF_PROGWU3CFG_EN 0x00000040 792 #define AUX_SYSIF_PROGWU3CFG_EN_BITN 6 793 #define AUX_SYSIF_PROGWU3CFG_EN_M 0x00000040 794 #define AUX_SYSIF_PROGWU3CFG_EN_S 6 795 796 // Field: [5:0] WU_SRC 797 // 798 // Wakeup source from the asynchronous AUX event bus. 799 // 800 // Only change WU_SRC when EN is 0 or WUFLAGSCLR.PROG_WU3 is 1. 801 // 802 // If you write a non-enumerated value the behavior is identical to NO_EVENT. 803 // The written value is returned when read. 804 // ENUMs: 805 // NO_EVENT No event. 806 // AUX_SMPH_AUTOTAKE_DONE AUX_EVCTL:EVSTAT3.AUX_SMPH_AUTOTAKE_DONE 807 // AUX_ADC_FIFO_NOT_EMPTY AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_NOT_EMPTY 808 // AUX_ADC_FIFO_ALMOST_FULL AUX_EVCTL:EVSTAT3.AUX_ADC_FIFO_ALMOST_FULL 809 // AUX_ADC_IRQ AUX_EVCTL:EVSTAT3.AUX_ADC_IRQ 810 // AUX_ADC_DONE AUX_EVCTL:EVSTAT3.AUX_ADC_DONE 811 // AUX_ISRC_RESET_N AUX_EVCTL:EVSTAT3.AUX_ISRC_RESET_N 812 // AUX_TDC_DONE AUX_EVCTL:EVSTAT3.AUX_TDC_DONE 813 // AUX_TIMER0_EV AUX_EVCTL:EVSTAT3.AUX_TIMER0_EV 814 // AUX_TIMER1_EV AUX_EVCTL:EVSTAT3.AUX_TIMER1_EV 815 // AUX_TIMER2_PULSE AUX_EVCTL:EVSTAT3.AUX_TIMER2_PULSE 816 // AUX_TIMER2_EV3 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV3 817 // AUX_TIMER2_EV2 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV2 818 // AUX_TIMER2_EV1 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV1 819 // AUX_TIMER2_EV0 AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV0 820 // AUX_COMPB AUX_EVCTL:EVSTAT2.AUX_COMPB 821 // AUX_COMPA AUX_EVCTL:EVSTAT2.AUX_COMPA 822 // MCU_OBSMUX1 AUX_EVCTL:EVSTAT2.MCU_OBSMUX1 823 // MCU_OBSMUX0 AUX_EVCTL:EVSTAT2.MCU_OBSMUX0 824 // MCU_EV AUX_EVCTL:EVSTAT2.MCU_EV 825 // ACLK_REF AUX_EVCTL:EVSTAT2.ACLK_REF 826 // VDDR_RECHARGE AUX_EVCTL:EVSTAT2.VDDR_RECHARGE 827 // MCU_ACTIVE AUX_EVCTL:EVSTAT2.MCU_ACTIVE 828 // PWR_DWN AUX_EVCTL:EVSTAT2.PWR_DWN 829 // SCLK_LF AUX_EVCTL:EVSTAT2.SCLK_LF 830 // AON_BATMON_TEMP_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_TEMP_UPD 831 // AON_BATMON_BAT_UPD AUX_EVCTL:EVSTAT2.AON_BATMON_BAT_UPD 832 // AON_RTC_4KHZ AUX_EVCTL:EVSTAT2.AON_RTC_4KHZ 833 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 834 // AON_RTC_CH2 AUX_EVCTL:EVSTAT2.AON_RTC_CH2 835 // MANUAL_EV AUX_EVCTL:EVSTAT2.MANUAL_EV 836 // AUXIO31 AUX_EVCTL:EVSTAT1.AUXIO31 837 // AUXIO30 AUX_EVCTL:EVSTAT1.AUXIO30 838 // AUXIO29 AUX_EVCTL:EVSTAT1.AUXIO29 839 // AUXIO28 AUX_EVCTL:EVSTAT1.AUXIO28 840 // AUXIO27 AUX_EVCTL:EVSTAT1.AUXIO27 841 // AUXIO26 AUX_EVCTL:EVSTAT1.AUXIO26 842 // AUXIO25 AUX_EVCTL:EVSTAT1.AUXIO25 843 // AUXIO24 AUX_EVCTL:EVSTAT1.AUXIO24 844 // AUXIO23 AUX_EVCTL:EVSTAT1.AUXIO23 845 // AUXIO22 AUX_EVCTL:EVSTAT1.AUXIO22 846 // AUXIO21 AUX_EVCTL:EVSTAT1.AUXIO21 847 // AUXIO20 AUX_EVCTL:EVSTAT1.AUXIO20 848 // AUXIO19 AUX_EVCTL:EVSTAT1.AUXIO19 849 // AUXIO18 AUX_EVCTL:EVSTAT1.AUXIO18 850 // AUXIO17 AUX_EVCTL:EVSTAT1.AUXIO17 851 // AUXIO16 AUX_EVCTL:EVSTAT1.AUXIO16 852 // AUXIO15 AUX_EVCTL:EVSTAT0.AUXIO15 853 // AUXIO14 AUX_EVCTL:EVSTAT0.AUXIO14 854 // AUXIO13 AUX_EVCTL:EVSTAT0.AUXIO13 855 // AUXIO12 AUX_EVCTL:EVSTAT0.AUXIO12 856 // AUXIO11 AUX_EVCTL:EVSTAT0.AUXIO11 857 // AUXIO10 AUX_EVCTL:EVSTAT0.AUXIO10 858 // AUXIO9 AUX_EVCTL:EVSTAT0.AUXIO9 859 // AUXIO8 AUX_EVCTL:EVSTAT0.AUXIO8 860 // AUXIO7 AUX_EVCTL:EVSTAT0.AUXIO7 861 // AUXIO6 AUX_EVCTL:EVSTAT0.AUXIO6 862 // AUXIO5 AUX_EVCTL:EVSTAT0.AUXIO5 863 // AUXIO4 AUX_EVCTL:EVSTAT0.AUXIO4 864 // AUXIO3 AUX_EVCTL:EVSTAT0.AUXIO3 865 // AUXIO2 AUX_EVCTL:EVSTAT0.AUXIO2 866 // AUXIO1 AUX_EVCTL:EVSTAT0.AUXIO1 867 // AUXIO0 AUX_EVCTL:EVSTAT0.AUXIO0 868 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_W 6 869 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_M 0x0000003F 870 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_S 0 871 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_NO_EVENT 0x0000003F 872 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_SMPH_AUTOTAKE_DONE 0x0000003D 873 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_ADC_FIFO_NOT_EMPTY 0x0000003C 874 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_ADC_FIFO_ALMOST_FULL 0x0000003B 875 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_ADC_IRQ 0x0000003A 876 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_ADC_DONE 0x00000039 877 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_ISRC_RESET_N 0x00000038 878 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TDC_DONE 0x00000037 879 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER0_EV 0x00000036 880 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER1_EV 0x00000035 881 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER2_PULSE 0x00000034 882 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER2_EV3 0x00000033 883 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER2_EV2 0x00000032 884 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER2_EV1 0x00000031 885 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_TIMER2_EV0 0x00000030 886 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_COMPB 0x0000002F 887 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUX_COMPA 0x0000002E 888 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_MCU_OBSMUX1 0x0000002D 889 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_MCU_OBSMUX0 0x0000002C 890 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_MCU_EV 0x0000002B 891 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_ACLK_REF 0x0000002A 892 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_VDDR_RECHARGE 0x00000029 893 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_MCU_ACTIVE 0x00000028 894 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_PWR_DWN 0x00000027 895 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_SCLK_LF 0x00000026 896 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AON_BATMON_TEMP_UPD 0x00000025 897 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AON_BATMON_BAT_UPD 0x00000024 898 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AON_RTC_4KHZ 0x00000023 899 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AON_RTC_CH2_DLY 0x00000022 900 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AON_RTC_CH2 0x00000021 901 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_MANUAL_EV 0x00000020 902 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO31 0x0000001F 903 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO30 0x0000001E 904 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO29 0x0000001D 905 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO28 0x0000001C 906 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO27 0x0000001B 907 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO26 0x0000001A 908 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO25 0x00000019 909 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO24 0x00000018 910 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO23 0x00000017 911 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO22 0x00000016 912 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO21 0x00000015 913 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO20 0x00000014 914 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO19 0x00000013 915 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO18 0x00000012 916 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO17 0x00000011 917 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO16 0x00000010 918 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO15 0x0000000F 919 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO14 0x0000000E 920 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO13 0x0000000D 921 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO12 0x0000000C 922 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO11 0x0000000B 923 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO10 0x0000000A 924 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO9 0x00000009 925 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO8 0x00000008 926 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO7 0x00000007 927 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO6 0x00000006 928 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO5 0x00000005 929 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO4 0x00000004 930 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO3 0x00000003 931 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO2 0x00000002 932 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO1 0x00000001 933 #define AUX_SYSIF_PROGWU3CFG_WU_SRC_AUXIO0 0x00000000 934 935 //***************************************************************************** 936 // 937 // Register: AUX_SYSIF_O_SWWUTRIG 938 // 939 //***************************************************************************** 940 // Field: [3] SW_WU3 941 // 942 // Software wakeup 3 trigger. 943 // 944 // 0: No effect. 945 // 1: Set WUFLAGS.SW_WU3 and trigger AUX wakeup. 946 #define AUX_SYSIF_SWWUTRIG_SW_WU3 0x00000008 947 #define AUX_SYSIF_SWWUTRIG_SW_WU3_BITN 3 948 #define AUX_SYSIF_SWWUTRIG_SW_WU3_M 0x00000008 949 #define AUX_SYSIF_SWWUTRIG_SW_WU3_S 3 950 951 // Field: [2] SW_WU2 952 // 953 // Software wakeup 2 trigger. 954 // 955 // 0: No effect. 956 // 1: Set WUFLAGS.SW_WU2 and trigger AUX wakeup. 957 #define AUX_SYSIF_SWWUTRIG_SW_WU2 0x00000004 958 #define AUX_SYSIF_SWWUTRIG_SW_WU2_BITN 2 959 #define AUX_SYSIF_SWWUTRIG_SW_WU2_M 0x00000004 960 #define AUX_SYSIF_SWWUTRIG_SW_WU2_S 2 961 962 // Field: [1] SW_WU1 963 // 964 // Software wakeup 1 trigger. 965 // 966 // 0: No effect. 967 // 1: Set WUFLAGS.SW_WU1 and trigger AUX wakeup. 968 #define AUX_SYSIF_SWWUTRIG_SW_WU1 0x00000002 969 #define AUX_SYSIF_SWWUTRIG_SW_WU1_BITN 1 970 #define AUX_SYSIF_SWWUTRIG_SW_WU1_M 0x00000002 971 #define AUX_SYSIF_SWWUTRIG_SW_WU1_S 1 972 973 // Field: [0] SW_WU0 974 // 975 // Software wakeup 0 trigger. 976 // 977 // 0: No effect. 978 // 1: Set WUFLAGS.SW_WU0 and trigger AUX wakeup. 979 #define AUX_SYSIF_SWWUTRIG_SW_WU0 0x00000001 980 #define AUX_SYSIF_SWWUTRIG_SW_WU0_BITN 0 981 #define AUX_SYSIF_SWWUTRIG_SW_WU0_M 0x00000001 982 #define AUX_SYSIF_SWWUTRIG_SW_WU0_S 0 983 984 //***************************************************************************** 985 // 986 // Register: AUX_SYSIF_O_WUFLAGS 987 // 988 //***************************************************************************** 989 // Field: [7] SW_WU3 990 // 991 // Software wakeup 3 flag. 992 // 993 // 0: Software wakeup 3 not triggered. 994 // 1: Software wakeup 3 triggered. 995 #define AUX_SYSIF_WUFLAGS_SW_WU3 0x00000080 996 #define AUX_SYSIF_WUFLAGS_SW_WU3_BITN 7 997 #define AUX_SYSIF_WUFLAGS_SW_WU3_M 0x00000080 998 #define AUX_SYSIF_WUFLAGS_SW_WU3_S 7 999 1000 // Field: [6] SW_WU2 1001 // 1002 // Software wakeup 2 flag. 1003 // 1004 // 0: Software wakeup 2 not triggered. 1005 // 1: Software wakeup 2 triggered. 1006 #define AUX_SYSIF_WUFLAGS_SW_WU2 0x00000040 1007 #define AUX_SYSIF_WUFLAGS_SW_WU2_BITN 6 1008 #define AUX_SYSIF_WUFLAGS_SW_WU2_M 0x00000040 1009 #define AUX_SYSIF_WUFLAGS_SW_WU2_S 6 1010 1011 // Field: [5] SW_WU1 1012 // 1013 // Software wakeup 1 flag. 1014 // 1015 // 0: Software wakeup 1 not triggered. 1016 // 1: Software wakeup 1 triggered. 1017 #define AUX_SYSIF_WUFLAGS_SW_WU1 0x00000020 1018 #define AUX_SYSIF_WUFLAGS_SW_WU1_BITN 5 1019 #define AUX_SYSIF_WUFLAGS_SW_WU1_M 0x00000020 1020 #define AUX_SYSIF_WUFLAGS_SW_WU1_S 5 1021 1022 // Field: [4] SW_WU0 1023 // 1024 // Software wakeup 0 flag. 1025 // 1026 // 0: Software wakeup 0 not triggered. 1027 // 1: Software wakeup 0 triggered. 1028 #define AUX_SYSIF_WUFLAGS_SW_WU0 0x00000010 1029 #define AUX_SYSIF_WUFLAGS_SW_WU0_BITN 4 1030 #define AUX_SYSIF_WUFLAGS_SW_WU0_M 0x00000010 1031 #define AUX_SYSIF_WUFLAGS_SW_WU0_S 4 1032 1033 // Field: [3] PROG_WU3 1034 // 1035 // Programmable wakeup 3. 1036 // 1037 // 0: Programmable wakeup 3 not triggered. 1038 // 1: Programmable wakeup 3 triggered. 1039 #define AUX_SYSIF_WUFLAGS_PROG_WU3 0x00000008 1040 #define AUX_SYSIF_WUFLAGS_PROG_WU3_BITN 3 1041 #define AUX_SYSIF_WUFLAGS_PROG_WU3_M 0x00000008 1042 #define AUX_SYSIF_WUFLAGS_PROG_WU3_S 3 1043 1044 // Field: [2] PROG_WU2 1045 // 1046 // Programmable wakeup 2. 1047 // 1048 // 0: Programmable wakeup 2 not triggered. 1049 // 1: Programmable wakeup 2 triggered. 1050 #define AUX_SYSIF_WUFLAGS_PROG_WU2 0x00000004 1051 #define AUX_SYSIF_WUFLAGS_PROG_WU2_BITN 2 1052 #define AUX_SYSIF_WUFLAGS_PROG_WU2_M 0x00000004 1053 #define AUX_SYSIF_WUFLAGS_PROG_WU2_S 2 1054 1055 // Field: [1] PROG_WU1 1056 // 1057 // Programmable wakeup 1. 1058 // 1059 // 0: Programmable wakeup 1 not triggered. 1060 // 1: Programmable wakeup 1 triggered. 1061 #define AUX_SYSIF_WUFLAGS_PROG_WU1 0x00000002 1062 #define AUX_SYSIF_WUFLAGS_PROG_WU1_BITN 1 1063 #define AUX_SYSIF_WUFLAGS_PROG_WU1_M 0x00000002 1064 #define AUX_SYSIF_WUFLAGS_PROG_WU1_S 1 1065 1066 // Field: [0] PROG_WU0 1067 // 1068 // Programmable wakeup 0. 1069 // 1070 // 0: Programmable wakeup 0 not triggered. 1071 // 1: Programmable wakeup 0 triggered. 1072 #define AUX_SYSIF_WUFLAGS_PROG_WU0 0x00000001 1073 #define AUX_SYSIF_WUFLAGS_PROG_WU0_BITN 0 1074 #define AUX_SYSIF_WUFLAGS_PROG_WU0_M 0x00000001 1075 #define AUX_SYSIF_WUFLAGS_PROG_WU0_S 0 1076 1077 //***************************************************************************** 1078 // 1079 // Register: AUX_SYSIF_O_WUFLAGSCLR 1080 // 1081 //***************************************************************************** 1082 // Field: [7] SW_WU3 1083 // 1084 // Clear software wakeup flag 3. 1085 // 1086 // 0: No effect. 1087 // 1: Clear WUFLAGS.SW_WU3. Keep high until WUFLAGS.SW_WU3 is 0. 1088 #define AUX_SYSIF_WUFLAGSCLR_SW_WU3 0x00000080 1089 #define AUX_SYSIF_WUFLAGSCLR_SW_WU3_BITN 7 1090 #define AUX_SYSIF_WUFLAGSCLR_SW_WU3_M 0x00000080 1091 #define AUX_SYSIF_WUFLAGSCLR_SW_WU3_S 7 1092 1093 // Field: [6] SW_WU2 1094 // 1095 // Clear software wakeup flag 2. 1096 // 1097 // 0: No effect. 1098 // 1: Clear WUFLAGS.SW_WU2. Keep high until WUFLAGS.SW_WU2 is 0. 1099 #define AUX_SYSIF_WUFLAGSCLR_SW_WU2 0x00000040 1100 #define AUX_SYSIF_WUFLAGSCLR_SW_WU2_BITN 6 1101 #define AUX_SYSIF_WUFLAGSCLR_SW_WU2_M 0x00000040 1102 #define AUX_SYSIF_WUFLAGSCLR_SW_WU2_S 6 1103 1104 // Field: [5] SW_WU1 1105 // 1106 // Clear software wakeup flag 1. 1107 // 1108 // 0: No effect. 1109 // 1: Clear WUFLAGS.SW_WU1. Keep high until WUFLAGS.SW_WU1 is 0. 1110 #define AUX_SYSIF_WUFLAGSCLR_SW_WU1 0x00000020 1111 #define AUX_SYSIF_WUFLAGSCLR_SW_WU1_BITN 5 1112 #define AUX_SYSIF_WUFLAGSCLR_SW_WU1_M 0x00000020 1113 #define AUX_SYSIF_WUFLAGSCLR_SW_WU1_S 5 1114 1115 // Field: [4] SW_WU0 1116 // 1117 // Clear software wakeup flag 0. 1118 // 1119 // 0: No effect. 1120 // 1: Clear WUFLAGS.SW_WU0. Keep high until WUFLAGS.SW_WU0 is 0. 1121 #define AUX_SYSIF_WUFLAGSCLR_SW_WU0 0x00000010 1122 #define AUX_SYSIF_WUFLAGSCLR_SW_WU0_BITN 4 1123 #define AUX_SYSIF_WUFLAGSCLR_SW_WU0_M 0x00000010 1124 #define AUX_SYSIF_WUFLAGSCLR_SW_WU0_S 4 1125 1126 // Field: [3] PROG_WU3 1127 // 1128 // Programmable wakeup flag 3. 1129 // 1130 // 0: No effect. 1131 // 1: Clear WUFLAGS.PROG_WU3. Keep high until WUFLAGS.PROG_WU3 is 0. 1132 // 1133 // The wakeup flag becomes edge sensitive if you write PROG_WU3 to 0 when 1134 // PROGWU3CFG.EN is 1. 1135 // The wakeup flag becomes level sensitive if you write PROG_WU3 to 0 when 1136 // PROGWU3CFG.EN is 0, then set PROGWU3CFG.EN. 1137 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU3 0x00000008 1138 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU3_BITN 3 1139 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU3_M 0x00000008 1140 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU3_S 3 1141 1142 // Field: [2] PROG_WU2 1143 // 1144 // Programmable wakeup flag 2. 1145 // 1146 // 0: No effect. 1147 // 1: Clear WUFLAGS.PROG_WU2. Keep high until WUFLAGS.PROG_WU2 is 0. 1148 // 1149 // The wakeup flag becomes edge sensitive if you write PROG_WU2 to 0 when 1150 // PROGWU2CFG.EN is 1. 1151 // The wakeup flag becomes level sensitive if you write PROG_WU2 to 0 when 1152 // PROGWU2CFG.EN is 0, then set PROGWU2CFG.EN. 1153 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU2 0x00000004 1154 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU2_BITN 2 1155 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU2_M 0x00000004 1156 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU2_S 2 1157 1158 // Field: [1] PROG_WU1 1159 // 1160 // Programmable wakeup flag 1. 1161 // 1162 // 0: No effect. 1163 // 1: Clear WUFLAGS.PROG_WU1. Keep high until WUFLAGS.PROG_WU1 is 0. 1164 // 1165 // The wakeup flag becomes edge sensitive if you write PROG_WU1 to 0 when 1166 // PROGWU1CFG.EN is 1. 1167 // The wakeup flag becomes level sensitive if you write PROG_WU1 to 0 when 1168 // PROGWU1CFG.EN is 0, then set PROGWU1CFG.EN. 1169 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU1 0x00000002 1170 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU1_BITN 1 1171 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU1_M 0x00000002 1172 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU1_S 1 1173 1174 // Field: [0] PROG_WU0 1175 // 1176 // Programmable wakeup flag 0. 1177 // 1178 // 0: No effect. 1179 // 1: Clear WUFLAGS.PROG_WU0. Keep high until WUFLAGS.PROG_WU0 is 0. 1180 // 1181 // The wakeup flag becomes edge sensitive if you write PROG_WU0 to 0 when 1182 // PROGWU0CFG.EN is 1. 1183 // The wakeup flag becomes level sensitive if you write PROG_WU0 to 0 when 1184 // PROGWU0CFG.EN is 0, then set PROGWU0CFG.EN. 1185 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU0 0x00000001 1186 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU0_BITN 0 1187 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU0_M 0x00000001 1188 #define AUX_SYSIF_WUFLAGSCLR_PROG_WU0_S 0 1189 1190 //***************************************************************************** 1191 // 1192 // Register: AUX_SYSIF_O_WUGATE 1193 // 1194 //***************************************************************************** 1195 // Field: [0] EN 1196 // 1197 // Wakeup output enable. 1198 // 1199 // 0: Disable AUX wakeup output. 1200 // 1: Enable AUX wakeup output. 1201 #define AUX_SYSIF_WUGATE_EN 0x00000001 1202 #define AUX_SYSIF_WUGATE_EN_BITN 0 1203 #define AUX_SYSIF_WUGATE_EN_M 0x00000001 1204 #define AUX_SYSIF_WUGATE_EN_S 0 1205 1206 //***************************************************************************** 1207 // 1208 // Register: AUX_SYSIF_O_VECCFG0 1209 // 1210 //***************************************************************************** 1211 // Field: [3:0] VEC_EV 1212 // 1213 // Select trigger event for vector 0. 1214 // 1215 // Non-enumerated values are treated as NONE. 1216 // ENUMs: 1217 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1218 // SW_WU3 WUFLAGS.SW_WU3 1219 // SW_WU2 WUFLAGS.SW_WU2 1220 // SW_WU1 WUFLAGS.SW_WU1 1221 // SW_WU0 WUFLAGS.SW_WU0 1222 // PROG_WU3 WUFLAGS.PROG_WU3 1223 // PROG_WU2 WUFLAGS.PROG_WU2 1224 // PROG_WU1 WUFLAGS.PROG_WU1 1225 // PROG_WU0 WUFLAGS.PROG_WU0 1226 // NONE Vector is disabled. 1227 #define AUX_SYSIF_VECCFG0_VEC_EV_W 4 1228 #define AUX_SYSIF_VECCFG0_VEC_EV_M 0x0000000F 1229 #define AUX_SYSIF_VECCFG0_VEC_EV_S 0 1230 #define AUX_SYSIF_VECCFG0_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1231 #define AUX_SYSIF_VECCFG0_VEC_EV_SW_WU3 0x00000008 1232 #define AUX_SYSIF_VECCFG0_VEC_EV_SW_WU2 0x00000007 1233 #define AUX_SYSIF_VECCFG0_VEC_EV_SW_WU1 0x00000006 1234 #define AUX_SYSIF_VECCFG0_VEC_EV_SW_WU0 0x00000005 1235 #define AUX_SYSIF_VECCFG0_VEC_EV_PROG_WU3 0x00000004 1236 #define AUX_SYSIF_VECCFG0_VEC_EV_PROG_WU2 0x00000003 1237 #define AUX_SYSIF_VECCFG0_VEC_EV_PROG_WU1 0x00000002 1238 #define AUX_SYSIF_VECCFG0_VEC_EV_PROG_WU0 0x00000001 1239 #define AUX_SYSIF_VECCFG0_VEC_EV_NONE 0x00000000 1240 1241 //***************************************************************************** 1242 // 1243 // Register: AUX_SYSIF_O_VECCFG1 1244 // 1245 //***************************************************************************** 1246 // Field: [3:0] VEC_EV 1247 // 1248 // Select trigger event for vector 1. 1249 // 1250 // Non-enumerated values are treated as NONE. 1251 // ENUMs: 1252 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1253 // SW_WU3 WUFLAGS.SW_WU3 1254 // SW_WU2 WUFLAGS.SW_WU2 1255 // SW_WU1 WUFLAGS.SW_WU1 1256 // SW_WU0 WUFLAGS.SW_WU0 1257 // PROG_WU3 WUFLAGS.PROG_WU3 1258 // PROG_WU2 WUFLAGS.PROG_WU2 1259 // PROG_WU1 WUFLAGS.PROG_WU1 1260 // PROG_WU0 WUFLAGS.PROG_WU0 1261 // NONE Vector is disabled. 1262 #define AUX_SYSIF_VECCFG1_VEC_EV_W 4 1263 #define AUX_SYSIF_VECCFG1_VEC_EV_M 0x0000000F 1264 #define AUX_SYSIF_VECCFG1_VEC_EV_S 0 1265 #define AUX_SYSIF_VECCFG1_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1266 #define AUX_SYSIF_VECCFG1_VEC_EV_SW_WU3 0x00000008 1267 #define AUX_SYSIF_VECCFG1_VEC_EV_SW_WU2 0x00000007 1268 #define AUX_SYSIF_VECCFG1_VEC_EV_SW_WU1 0x00000006 1269 #define AUX_SYSIF_VECCFG1_VEC_EV_SW_WU0 0x00000005 1270 #define AUX_SYSIF_VECCFG1_VEC_EV_PROG_WU3 0x00000004 1271 #define AUX_SYSIF_VECCFG1_VEC_EV_PROG_WU2 0x00000003 1272 #define AUX_SYSIF_VECCFG1_VEC_EV_PROG_WU1 0x00000002 1273 #define AUX_SYSIF_VECCFG1_VEC_EV_PROG_WU0 0x00000001 1274 #define AUX_SYSIF_VECCFG1_VEC_EV_NONE 0x00000000 1275 1276 //***************************************************************************** 1277 // 1278 // Register: AUX_SYSIF_O_VECCFG2 1279 // 1280 //***************************************************************************** 1281 // Field: [3:0] VEC_EV 1282 // 1283 // Select trigger event for vector 2. 1284 // 1285 // Non-enumerated values are treated as NONE. 1286 // ENUMs: 1287 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1288 // SW_WU3 WUFLAGS.SW_WU3 1289 // SW_WU2 WUFLAGS.SW_WU2 1290 // SW_WU1 WUFLAGS.SW_WU1 1291 // SW_WU0 WUFLAGS.SW_WU0 1292 // PROG_WU3 WUFLAGS.PROG_WU3 1293 // PROG_WU2 WUFLAGS.PROG_WU2 1294 // PROG_WU1 WUFLAGS.PROG_WU1 1295 // PROG_WU0 WUFLAGS.PROG_WU0 1296 // NONE Vector is disabled. 1297 #define AUX_SYSIF_VECCFG2_VEC_EV_W 4 1298 #define AUX_SYSIF_VECCFG2_VEC_EV_M 0x0000000F 1299 #define AUX_SYSIF_VECCFG2_VEC_EV_S 0 1300 #define AUX_SYSIF_VECCFG2_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1301 #define AUX_SYSIF_VECCFG2_VEC_EV_SW_WU3 0x00000008 1302 #define AUX_SYSIF_VECCFG2_VEC_EV_SW_WU2 0x00000007 1303 #define AUX_SYSIF_VECCFG2_VEC_EV_SW_WU1 0x00000006 1304 #define AUX_SYSIF_VECCFG2_VEC_EV_SW_WU0 0x00000005 1305 #define AUX_SYSIF_VECCFG2_VEC_EV_PROG_WU3 0x00000004 1306 #define AUX_SYSIF_VECCFG2_VEC_EV_PROG_WU2 0x00000003 1307 #define AUX_SYSIF_VECCFG2_VEC_EV_PROG_WU1 0x00000002 1308 #define AUX_SYSIF_VECCFG2_VEC_EV_PROG_WU0 0x00000001 1309 #define AUX_SYSIF_VECCFG2_VEC_EV_NONE 0x00000000 1310 1311 //***************************************************************************** 1312 // 1313 // Register: AUX_SYSIF_O_VECCFG3 1314 // 1315 //***************************************************************************** 1316 // Field: [3:0] VEC_EV 1317 // 1318 // Select trigger event for vector 3. 1319 // 1320 // Non-enumerated values are treated as NONE. 1321 // ENUMs: 1322 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1323 // SW_WU3 WUFLAGS.SW_WU3 1324 // SW_WU2 WUFLAGS.SW_WU2 1325 // SW_WU1 WUFLAGS.SW_WU1 1326 // SW_WU0 WUFLAGS.SW_WU0 1327 // PROG_WU3 WUFLAGS.PROG_WU3 1328 // PROG_WU2 WUFLAGS.PROG_WU2 1329 // PROG_WU1 WUFLAGS.PROG_WU1 1330 // PROG_WU0 WUFLAGS.PROG_WU0 1331 // NONE Vector is disabled. 1332 #define AUX_SYSIF_VECCFG3_VEC_EV_W 4 1333 #define AUX_SYSIF_VECCFG3_VEC_EV_M 0x0000000F 1334 #define AUX_SYSIF_VECCFG3_VEC_EV_S 0 1335 #define AUX_SYSIF_VECCFG3_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1336 #define AUX_SYSIF_VECCFG3_VEC_EV_SW_WU3 0x00000008 1337 #define AUX_SYSIF_VECCFG3_VEC_EV_SW_WU2 0x00000007 1338 #define AUX_SYSIF_VECCFG3_VEC_EV_SW_WU1 0x00000006 1339 #define AUX_SYSIF_VECCFG3_VEC_EV_SW_WU0 0x00000005 1340 #define AUX_SYSIF_VECCFG3_VEC_EV_PROG_WU3 0x00000004 1341 #define AUX_SYSIF_VECCFG3_VEC_EV_PROG_WU2 0x00000003 1342 #define AUX_SYSIF_VECCFG3_VEC_EV_PROG_WU1 0x00000002 1343 #define AUX_SYSIF_VECCFG3_VEC_EV_PROG_WU0 0x00000001 1344 #define AUX_SYSIF_VECCFG3_VEC_EV_NONE 0x00000000 1345 1346 //***************************************************************************** 1347 // 1348 // Register: AUX_SYSIF_O_VECCFG4 1349 // 1350 //***************************************************************************** 1351 // Field: [3:0] VEC_EV 1352 // 1353 // Select trigger event for vector 4. 1354 // 1355 // Non-enumerated values are treated as NONE. 1356 // ENUMs: 1357 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1358 // SW_WU3 WUFLAGS.SW_WU3 1359 // SW_WU2 WUFLAGS.SW_WU2 1360 // SW_WU1 WUFLAGS.SW_WU1 1361 // SW_WU0 WUFLAGS.SW_WU0 1362 // PROG_WU3 WUFLAGS.PROG_WU3 1363 // PROG_WU2 WUFLAGS.PROG_WU2 1364 // PROG_WU1 WUFLAGS.PROG_WU1 1365 // PROG_WU0 WUFLAGS.PROG_WU0 1366 // NONE Vector is disabled. 1367 #define AUX_SYSIF_VECCFG4_VEC_EV_W 4 1368 #define AUX_SYSIF_VECCFG4_VEC_EV_M 0x0000000F 1369 #define AUX_SYSIF_VECCFG4_VEC_EV_S 0 1370 #define AUX_SYSIF_VECCFG4_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1371 #define AUX_SYSIF_VECCFG4_VEC_EV_SW_WU3 0x00000008 1372 #define AUX_SYSIF_VECCFG4_VEC_EV_SW_WU2 0x00000007 1373 #define AUX_SYSIF_VECCFG4_VEC_EV_SW_WU1 0x00000006 1374 #define AUX_SYSIF_VECCFG4_VEC_EV_SW_WU0 0x00000005 1375 #define AUX_SYSIF_VECCFG4_VEC_EV_PROG_WU3 0x00000004 1376 #define AUX_SYSIF_VECCFG4_VEC_EV_PROG_WU2 0x00000003 1377 #define AUX_SYSIF_VECCFG4_VEC_EV_PROG_WU1 0x00000002 1378 #define AUX_SYSIF_VECCFG4_VEC_EV_PROG_WU0 0x00000001 1379 #define AUX_SYSIF_VECCFG4_VEC_EV_NONE 0x00000000 1380 1381 //***************************************************************************** 1382 // 1383 // Register: AUX_SYSIF_O_VECCFG5 1384 // 1385 //***************************************************************************** 1386 // Field: [3:0] VEC_EV 1387 // 1388 // Select trigger event for vector 5. 1389 // 1390 // Non-enumerated values are treated as NONE. 1391 // ENUMs: 1392 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1393 // SW_WU3 WUFLAGS.SW_WU3 1394 // SW_WU2 WUFLAGS.SW_WU2 1395 // SW_WU1 WUFLAGS.SW_WU1 1396 // SW_WU0 WUFLAGS.SW_WU0 1397 // PROG_WU3 WUFLAGS.PROG_WU3 1398 // PROG_WU2 WUFLAGS.PROG_WU2 1399 // PROG_WU1 WUFLAGS.PROG_WU1 1400 // PROG_WU0 WUFLAGS.PROG_WU0 1401 // NONE Vector is disabled. 1402 #define AUX_SYSIF_VECCFG5_VEC_EV_W 4 1403 #define AUX_SYSIF_VECCFG5_VEC_EV_M 0x0000000F 1404 #define AUX_SYSIF_VECCFG5_VEC_EV_S 0 1405 #define AUX_SYSIF_VECCFG5_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1406 #define AUX_SYSIF_VECCFG5_VEC_EV_SW_WU3 0x00000008 1407 #define AUX_SYSIF_VECCFG5_VEC_EV_SW_WU2 0x00000007 1408 #define AUX_SYSIF_VECCFG5_VEC_EV_SW_WU1 0x00000006 1409 #define AUX_SYSIF_VECCFG5_VEC_EV_SW_WU0 0x00000005 1410 #define AUX_SYSIF_VECCFG5_VEC_EV_PROG_WU3 0x00000004 1411 #define AUX_SYSIF_VECCFG5_VEC_EV_PROG_WU2 0x00000003 1412 #define AUX_SYSIF_VECCFG5_VEC_EV_PROG_WU1 0x00000002 1413 #define AUX_SYSIF_VECCFG5_VEC_EV_PROG_WU0 0x00000001 1414 #define AUX_SYSIF_VECCFG5_VEC_EV_NONE 0x00000000 1415 1416 //***************************************************************************** 1417 // 1418 // Register: AUX_SYSIF_O_VECCFG6 1419 // 1420 //***************************************************************************** 1421 // Field: [3:0] VEC_EV 1422 // 1423 // Select trigger event for vector 6. 1424 // 1425 // Non-enumerated values are treated as NONE. 1426 // ENUMs: 1427 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1428 // SW_WU3 WUFLAGS.SW_WU3 1429 // SW_WU2 WUFLAGS.SW_WU2 1430 // SW_WU1 WUFLAGS.SW_WU1 1431 // SW_WU0 WUFLAGS.SW_WU0 1432 // PROG_WU3 WUFLAGS.PROG_WU3 1433 // PROG_WU2 WUFLAGS.PROG_WU2 1434 // PROG_WU1 WUFLAGS.PROG_WU1 1435 // PROG_WU0 WUFLAGS.PROG_WU0 1436 // NONE Vector is disabled. 1437 #define AUX_SYSIF_VECCFG6_VEC_EV_W 4 1438 #define AUX_SYSIF_VECCFG6_VEC_EV_M 0x0000000F 1439 #define AUX_SYSIF_VECCFG6_VEC_EV_S 0 1440 #define AUX_SYSIF_VECCFG6_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1441 #define AUX_SYSIF_VECCFG6_VEC_EV_SW_WU3 0x00000008 1442 #define AUX_SYSIF_VECCFG6_VEC_EV_SW_WU2 0x00000007 1443 #define AUX_SYSIF_VECCFG6_VEC_EV_SW_WU1 0x00000006 1444 #define AUX_SYSIF_VECCFG6_VEC_EV_SW_WU0 0x00000005 1445 #define AUX_SYSIF_VECCFG6_VEC_EV_PROG_WU3 0x00000004 1446 #define AUX_SYSIF_VECCFG6_VEC_EV_PROG_WU2 0x00000003 1447 #define AUX_SYSIF_VECCFG6_VEC_EV_PROG_WU1 0x00000002 1448 #define AUX_SYSIF_VECCFG6_VEC_EV_PROG_WU0 0x00000001 1449 #define AUX_SYSIF_VECCFG6_VEC_EV_NONE 0x00000000 1450 1451 //***************************************************************************** 1452 // 1453 // Register: AUX_SYSIF_O_VECCFG7 1454 // 1455 //***************************************************************************** 1456 // Field: [3:0] VEC_EV 1457 // 1458 // Select trigger event for vector 7. 1459 // 1460 // Non-enumerated values are treated as NONE. 1461 // ENUMs: 1462 // AON_RTC_CH2_DLY AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY 1463 // SW_WU3 WUFLAGS.SW_WU3 1464 // SW_WU2 WUFLAGS.SW_WU2 1465 // SW_WU1 WUFLAGS.SW_WU1 1466 // SW_WU0 WUFLAGS.SW_WU0 1467 // PROG_WU3 WUFLAGS.PROG_WU3 1468 // PROG_WU2 WUFLAGS.PROG_WU2 1469 // PROG_WU1 WUFLAGS.PROG_WU1 1470 // PROG_WU0 WUFLAGS.PROG_WU0 1471 // NONE Vector is disabled. 1472 #define AUX_SYSIF_VECCFG7_VEC_EV_W 4 1473 #define AUX_SYSIF_VECCFG7_VEC_EV_M 0x0000000F 1474 #define AUX_SYSIF_VECCFG7_VEC_EV_S 0 1475 #define AUX_SYSIF_VECCFG7_VEC_EV_AON_RTC_CH2_DLY 0x00000009 1476 #define AUX_SYSIF_VECCFG7_VEC_EV_SW_WU3 0x00000008 1477 #define AUX_SYSIF_VECCFG7_VEC_EV_SW_WU2 0x00000007 1478 #define AUX_SYSIF_VECCFG7_VEC_EV_SW_WU1 0x00000006 1479 #define AUX_SYSIF_VECCFG7_VEC_EV_SW_WU0 0x00000005 1480 #define AUX_SYSIF_VECCFG7_VEC_EV_PROG_WU3 0x00000004 1481 #define AUX_SYSIF_VECCFG7_VEC_EV_PROG_WU2 0x00000003 1482 #define AUX_SYSIF_VECCFG7_VEC_EV_PROG_WU1 0x00000002 1483 #define AUX_SYSIF_VECCFG7_VEC_EV_PROG_WU0 0x00000001 1484 #define AUX_SYSIF_VECCFG7_VEC_EV_NONE 0x00000000 1485 1486 //***************************************************************************** 1487 // 1488 // Register: AUX_SYSIF_O_EVSYNCRATE 1489 // 1490 //***************************************************************************** 1491 // Field: [2] AUX_COMPA_SYNC_RATE 1492 // 1493 // Select synchronization rate for AUX_EVCTL:EVSTAT2.AUX_COMPA event. 1494 // ENUMs: 1495 // BUS_RATE AUX bus rate 1496 // SCE_RATE SCE rate 1497 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE 0x00000004 1498 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE_BITN 2 1499 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE_M 0x00000004 1500 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE_S 2 1501 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE_BUS_RATE 0x00000004 1502 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPA_SYNC_RATE_SCE_RATE 0x00000000 1503 1504 // Field: [1] AUX_COMPB_SYNC_RATE 1505 // 1506 // Select synchronization rate for AUX_EVCTL:EVSTAT2.AUX_COMPB event. 1507 // ENUMs: 1508 // BUS_RATE AUX bus rate 1509 // SCE_RATE SCE rate 1510 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE 0x00000002 1511 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE_BITN 1 1512 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE_M 0x00000002 1513 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE_S 1 1514 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE_BUS_RATE 0x00000002 1515 #define AUX_SYSIF_EVSYNCRATE_AUX_COMPB_SYNC_RATE_SCE_RATE 0x00000000 1516 1517 // Field: [0] AUX_TIMER2_SYNC_RATE 1518 // 1519 // Select synchronization rate for: 1520 // - AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV0 1521 // - AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV1 1522 // - AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV2 1523 // - AUX_EVCTL:EVSTAT3.AUX_TIMER2_EV3 1524 // - AUX_EVCTL:EVSTAT3.AUX_TIMER2_PULSE 1525 // ENUMs: 1526 // BUS_RATE AUX bus rate 1527 // SCE_RATE SCE rate 1528 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE 0x00000001 1529 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE_BITN 0 1530 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE_M 0x00000001 1531 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE_S 0 1532 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE_BUS_RATE 0x00000001 1533 #define AUX_SYSIF_EVSYNCRATE_AUX_TIMER2_SYNC_RATE_SCE_RATE 0x00000000 1534 1535 //***************************************************************************** 1536 // 1537 // Register: AUX_SYSIF_O_PEROPRATE 1538 // 1539 //***************************************************************************** 1540 // Field: [3] ANAIF_DAC_OP_RATE 1541 // 1542 // Select operational rate for AUX_ANAIF DAC sample clock state machine. 1543 // ENUMs: 1544 // BUS_RATE AUX bus rate 1545 // SCE_RATE SCE rate 1546 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE 0x00000008 1547 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE_BITN 3 1548 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE_M 0x00000008 1549 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE_S 3 1550 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE_BUS_RATE 0x00000008 1551 #define AUX_SYSIF_PEROPRATE_ANAIF_DAC_OP_RATE_SCE_RATE 0x00000000 1552 1553 // Field: [2] TIMER01_OP_RATE 1554 // 1555 // Select operational rate for AUX_TIMER01. 1556 // ENUMs: 1557 // BUS_RATE AUX bus rate 1558 // SCE_RATE SCE rate 1559 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE 0x00000004 1560 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE_BITN 2 1561 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE_M 0x00000004 1562 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE_S 2 1563 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE_BUS_RATE 0x00000004 1564 #define AUX_SYSIF_PEROPRATE_TIMER01_OP_RATE_SCE_RATE 0x00000000 1565 1566 // Field: [1] SPIM_OP_RATE 1567 // 1568 // Select operational rate for AUX_SPIM. 1569 // ENUMs: 1570 // BUS_RATE AUX bus rate 1571 // SCE_RATE SCE rate 1572 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE 0x00000002 1573 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE_BITN 1 1574 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE_M 0x00000002 1575 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE_S 1 1576 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE_BUS_RATE 0x00000002 1577 #define AUX_SYSIF_PEROPRATE_SPIM_OP_RATE_SCE_RATE 0x00000000 1578 1579 // Field: [0] MAC_OP_RATE 1580 // 1581 // Select operational rate for AUX_MAC. 1582 // ENUMs: 1583 // BUS_RATE AUX bus rate 1584 // SCE_RATE SCE rate 1585 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE 0x00000001 1586 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE_BITN 0 1587 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE_M 0x00000001 1588 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE_S 0 1589 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE_BUS_RATE 0x00000001 1590 #define AUX_SYSIF_PEROPRATE_MAC_OP_RATE_SCE_RATE 0x00000000 1591 1592 //***************************************************************************** 1593 // 1594 // Register: AUX_SYSIF_O_ADCCLKCTL 1595 // 1596 //***************************************************************************** 1597 // Field: [1] ACK 1598 // 1599 // Clock acknowledgement. 1600 // 1601 // 0: ADC clock is disabled. 1602 // 1: ADC clock is enabled. 1603 #define AUX_SYSIF_ADCCLKCTL_ACK 0x00000002 1604 #define AUX_SYSIF_ADCCLKCTL_ACK_BITN 1 1605 #define AUX_SYSIF_ADCCLKCTL_ACK_M 0x00000002 1606 #define AUX_SYSIF_ADCCLKCTL_ACK_S 1 1607 1608 // Field: [0] REQ 1609 // 1610 // ADC clock request. 1611 // 1612 // 0: Disable ADC clock. 1613 // 1: Enable ADC clock. 1614 // 1615 // Only modify REQ when equal to ACK. 1616 #define AUX_SYSIF_ADCCLKCTL_REQ 0x00000001 1617 #define AUX_SYSIF_ADCCLKCTL_REQ_BITN 0 1618 #define AUX_SYSIF_ADCCLKCTL_REQ_M 0x00000001 1619 #define AUX_SYSIF_ADCCLKCTL_REQ_S 0 1620 1621 //***************************************************************************** 1622 // 1623 // Register: AUX_SYSIF_O_TDCCLKCTL 1624 // 1625 //***************************************************************************** 1626 // Field: [1] ACK 1627 // 1628 // TDC counter clock acknowledgement. 1629 // 1630 // 0: TDC counter clock is disabled. 1631 // 1: TDC counter clock is enabled. 1632 #define AUX_SYSIF_TDCCLKCTL_ACK 0x00000002 1633 #define AUX_SYSIF_TDCCLKCTL_ACK_BITN 1 1634 #define AUX_SYSIF_TDCCLKCTL_ACK_M 0x00000002 1635 #define AUX_SYSIF_TDCCLKCTL_ACK_S 1 1636 1637 // Field: [0] REQ 1638 // 1639 // TDC counter clock request. 1640 // 1641 // 0: Disable TDC counter clock. 1642 // 1: Enable TDC counter clock. 1643 // 1644 // Only modify REQ when equal to ACK. 1645 #define AUX_SYSIF_TDCCLKCTL_REQ 0x00000001 1646 #define AUX_SYSIF_TDCCLKCTL_REQ_BITN 0 1647 #define AUX_SYSIF_TDCCLKCTL_REQ_M 0x00000001 1648 #define AUX_SYSIF_TDCCLKCTL_REQ_S 0 1649 1650 //***************************************************************************** 1651 // 1652 // Register: AUX_SYSIF_O_TDCREFCLKCTL 1653 // 1654 //***************************************************************************** 1655 // Field: [1] ACK 1656 // 1657 // TDC reference clock acknowledgement. 1658 // 1659 // 0: TDC reference clock is disabled. 1660 // 1: TDC reference clock is enabled. 1661 #define AUX_SYSIF_TDCREFCLKCTL_ACK 0x00000002 1662 #define AUX_SYSIF_TDCREFCLKCTL_ACK_BITN 1 1663 #define AUX_SYSIF_TDCREFCLKCTL_ACK_M 0x00000002 1664 #define AUX_SYSIF_TDCREFCLKCTL_ACK_S 1 1665 1666 // Field: [0] REQ 1667 // 1668 // TDC reference clock request. 1669 // 1670 // 0: Disable TDC reference clock. 1671 // 1: Enable TDC reference clock. 1672 // 1673 // Only modify REQ when equal to ACK. 1674 #define AUX_SYSIF_TDCREFCLKCTL_REQ 0x00000001 1675 #define AUX_SYSIF_TDCREFCLKCTL_REQ_BITN 0 1676 #define AUX_SYSIF_TDCREFCLKCTL_REQ_M 0x00000001 1677 #define AUX_SYSIF_TDCREFCLKCTL_REQ_S 0 1678 1679 //***************************************************************************** 1680 // 1681 // Register: AUX_SYSIF_O_TIMER2CLKCTL 1682 // 1683 //***************************************************************************** 1684 // Field: [2:0] SRC 1685 // 1686 // Select clock source for AUX_TIMER2. 1687 // 1688 // Update is only accepted if SRC equals TIMER2CLKSTAT.STAT or 1689 // TIMER2CLKSWITCH.RDY is 1. 1690 // 1691 // It is recommended to select NONE only when TIMER2BRIDGE.BUSY is 0. 1692 // 1693 // A non-enumerated value is ignored. 1694 // ENUMs: 1695 // SCLK_HFDIV2 SCLK_HF / 2 1696 // SCLK_MF SCLK_MF 1697 // SCLK_LF SCLK_LF 1698 // NONE no clock 1699 #define AUX_SYSIF_TIMER2CLKCTL_SRC_W 3 1700 #define AUX_SYSIF_TIMER2CLKCTL_SRC_M 0x00000007 1701 #define AUX_SYSIF_TIMER2CLKCTL_SRC_S 0 1702 #define AUX_SYSIF_TIMER2CLKCTL_SRC_SCLK_HFDIV2 0x00000004 1703 #define AUX_SYSIF_TIMER2CLKCTL_SRC_SCLK_MF 0x00000002 1704 #define AUX_SYSIF_TIMER2CLKCTL_SRC_SCLK_LF 0x00000001 1705 #define AUX_SYSIF_TIMER2CLKCTL_SRC_NONE 0x00000000 1706 1707 //***************************************************************************** 1708 // 1709 // Register: AUX_SYSIF_O_TIMER2CLKSTAT 1710 // 1711 //***************************************************************************** 1712 // Field: [2:0] STAT 1713 // 1714 // AUX_TIMER2 clock source status. 1715 // ENUMs: 1716 // SCLK_HFDIV2 SCLK_HF / 2 1717 // SCLK_MF SCLK_MF 1718 // SCLK_LF SCLK_LF 1719 // NONE No clock 1720 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_W 3 1721 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_M 0x00000007 1722 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_S 0 1723 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_SCLK_HFDIV2 0x00000004 1724 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_SCLK_MF 0x00000002 1725 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_SCLK_LF 0x00000001 1726 #define AUX_SYSIF_TIMER2CLKSTAT_STAT_NONE 0x00000000 1727 1728 //***************************************************************************** 1729 // 1730 // Register: AUX_SYSIF_O_TIMER2CLKSWITCH 1731 // 1732 //***************************************************************************** 1733 // Field: [0] RDY 1734 // 1735 // Status of clock switcher. 1736 // 1737 // 0: TIMER2CLKCTL.SRC is different from TIMER2CLKSTAT.STAT. 1738 // 1: TIMER2CLKCTL.SRC equals TIMER2CLKSTAT.STAT. 1739 // 1740 // RDY connects to AUX_EVCTL:EVSTAT3.AUX_TIMER2_CLKSWITCH_RDY. 1741 #define AUX_SYSIF_TIMER2CLKSWITCH_RDY 0x00000001 1742 #define AUX_SYSIF_TIMER2CLKSWITCH_RDY_BITN 0 1743 #define AUX_SYSIF_TIMER2CLKSWITCH_RDY_M 0x00000001 1744 #define AUX_SYSIF_TIMER2CLKSWITCH_RDY_S 0 1745 1746 //***************************************************************************** 1747 // 1748 // Register: AUX_SYSIF_O_TIMER2DBGCTL 1749 // 1750 //***************************************************************************** 1751 // Field: [0] DBG_FREEZE_EN 1752 // 1753 // Debug freeze enable. 1754 // 1755 // 0: AUX_TIMER2 does not halt when the system CPU halts in debug mode. 1756 // 1: Halt AUX_TIMER2 when the system CPU halts in debug mode. 1757 #define AUX_SYSIF_TIMER2DBGCTL_DBG_FREEZE_EN 0x00000001 1758 #define AUX_SYSIF_TIMER2DBGCTL_DBG_FREEZE_EN_BITN 0 1759 #define AUX_SYSIF_TIMER2DBGCTL_DBG_FREEZE_EN_M 0x00000001 1760 #define AUX_SYSIF_TIMER2DBGCTL_DBG_FREEZE_EN_S 0 1761 1762 //***************************************************************************** 1763 // 1764 // Register: AUX_SYSIF_O_CLKSHIFTDET 1765 // 1766 //***************************************************************************** 1767 // Field: [0] STAT 1768 // 1769 // Clock shift detection. 1770 // 1771 // Write: 1772 // 1773 // 0: Restart clock shift detection. 1774 // 1: Do not use. 1775 // 1776 // Read: 1777 // 1778 // 0: MCU domain did not enter or exit active state since you wrote 0 to STAT. 1779 // 1: MCU domain entered or exited active state since you wrote 0 to STAT. 1780 #define AUX_SYSIF_CLKSHIFTDET_STAT 0x00000001 1781 #define AUX_SYSIF_CLKSHIFTDET_STAT_BITN 0 1782 #define AUX_SYSIF_CLKSHIFTDET_STAT_M 0x00000001 1783 #define AUX_SYSIF_CLKSHIFTDET_STAT_S 0 1784 1785 //***************************************************************************** 1786 // 1787 // Register: AUX_SYSIF_O_RECHARGETRIG 1788 // 1789 //***************************************************************************** 1790 // Field: [0] TRIG 1791 // 1792 // Recharge trigger. 1793 // 1794 // 0: No effect. 1795 // 1: Request VDDR recharge. 1796 // 1797 // Request VDDR recharge only when AUX_EVCTL:EVSTAT2.PWR_DWN is 1. 1798 // 1799 // Follow this sequence when OPMODEREQ.REQ is LP: 1800 // - Set TRIG. 1801 // - Wait until AUX_EVCTL:EVSTAT2.VDDR_RECHARGE is 1. 1802 // - Clear TRIG. 1803 // - Wait until AUX_EVCTL:EVSTAT2.VDDR_RECHARGE is 0. 1804 // 1805 // Follow this sequence when OPMODEREQ.REQ is PDA or PDLP: 1806 // - Set TRIG. 1807 // - Clear TRIG. 1808 #define AUX_SYSIF_RECHARGETRIG_TRIG 0x00000001 1809 #define AUX_SYSIF_RECHARGETRIG_TRIG_BITN 0 1810 #define AUX_SYSIF_RECHARGETRIG_TRIG_M 0x00000001 1811 #define AUX_SYSIF_RECHARGETRIG_TRIG_S 0 1812 1813 //***************************************************************************** 1814 // 1815 // Register: AUX_SYSIF_O_RECHARGEDET 1816 // 1817 //***************************************************************************** 1818 // Field: [1] STAT 1819 // 1820 // VDDR recharge detector status. 1821 // 1822 // 0: No recharge of VDDR has occurred since EN was set. 1823 // 1: Recharge of VDDR has occurred since EN was set. 1824 #define AUX_SYSIF_RECHARGEDET_STAT 0x00000002 1825 #define AUX_SYSIF_RECHARGEDET_STAT_BITN 1 1826 #define AUX_SYSIF_RECHARGEDET_STAT_M 0x00000002 1827 #define AUX_SYSIF_RECHARGEDET_STAT_S 1 1828 1829 // Field: [0] EN 1830 // 1831 // VDDR recharge detector enable. 1832 // 1833 // 0: Disable recharge detection. STAT becomes zero. 1834 // 1: Enable recharge detection. 1835 #define AUX_SYSIF_RECHARGEDET_EN 0x00000001 1836 #define AUX_SYSIF_RECHARGEDET_EN_BITN 0 1837 #define AUX_SYSIF_RECHARGEDET_EN_M 0x00000001 1838 #define AUX_SYSIF_RECHARGEDET_EN_S 0 1839 1840 //***************************************************************************** 1841 // 1842 // Register: AUX_SYSIF_O_RTCSUBSECINC0 1843 // 1844 //***************************************************************************** 1845 // Field: [15:0] INC15_0 1846 // 1847 // New value for bits 15:0 in AON_RTC:SUBSECINC. 1848 #define AUX_SYSIF_RTCSUBSECINC0_INC15_0_W 16 1849 #define AUX_SYSIF_RTCSUBSECINC0_INC15_0_M 0x0000FFFF 1850 #define AUX_SYSIF_RTCSUBSECINC0_INC15_0_S 0 1851 1852 //***************************************************************************** 1853 // 1854 // Register: AUX_SYSIF_O_RTCSUBSECINC1 1855 // 1856 //***************************************************************************** 1857 // Field: [7:0] INC23_16 1858 // 1859 // New value for bits 23:16 in AON_RTC:SUBSECINC. 1860 #define AUX_SYSIF_RTCSUBSECINC1_INC23_16_W 8 1861 #define AUX_SYSIF_RTCSUBSECINC1_INC23_16_M 0x000000FF 1862 #define AUX_SYSIF_RTCSUBSECINC1_INC23_16_S 0 1863 1864 //***************************************************************************** 1865 // 1866 // Register: AUX_SYSIF_O_RTCSUBSECINCCTL 1867 // 1868 //***************************************************************************** 1869 // Field: [1] UPD_ACK 1870 // 1871 // Update acknowledgement. 1872 // 1873 // 0: AON_RTC has not acknowledged UPD_REQ. 1874 // 1: AON_RTC has acknowledged UPD_REQ. 1875 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_ACK 0x00000002 1876 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_ACK_BITN 1 1877 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_ACK_M 0x00000002 1878 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_ACK_S 1 1879 1880 // Field: [0] UPD_REQ 1881 // 1882 // Request AON_RTC to update AON_RTC:SUBSECINC. 1883 // 1884 // 0: Clear request to update. 1885 // 1: Set request to update. 1886 // 1887 // Only change UPD_REQ when it equals UPD_ACK. Clear UPD_REQ after UPD_ACK is 1888 // 1. 1889 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_REQ 0x00000001 1890 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_REQ_BITN 0 1891 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_REQ_M 0x00000001 1892 #define AUX_SYSIF_RTCSUBSECINCCTL_UPD_REQ_S 0 1893 1894 //***************************************************************************** 1895 // 1896 // Register: AUX_SYSIF_O_RTCSEC 1897 // 1898 //***************************************************************************** 1899 // Field: [15:0] SEC 1900 // 1901 // Bits 15:0 in AON_RTC:SEC.VALUE. 1902 // 1903 // Follow this procedure to get the correct value: 1904 // - Do two dummy reads of SEC. 1905 // - Then read SEC until two consecutive reads are equal. 1906 #define AUX_SYSIF_RTCSEC_SEC_W 16 1907 #define AUX_SYSIF_RTCSEC_SEC_M 0x0000FFFF 1908 #define AUX_SYSIF_RTCSEC_SEC_S 0 1909 1910 //***************************************************************************** 1911 // 1912 // Register: AUX_SYSIF_O_RTCSUBSEC 1913 // 1914 //***************************************************************************** 1915 // Field: [15:0] SUBSEC 1916 // 1917 // Bits 31:16 in AON_RTC:SUBSEC.VALUE. 1918 // 1919 // Follow this procedure to get the correct value: 1920 // - Do two dummy reads SUBSEC. 1921 // - Then read SUBSEC until two consecutive reads are equal. 1922 #define AUX_SYSIF_RTCSUBSEC_SUBSEC_W 16 1923 #define AUX_SYSIF_RTCSUBSEC_SUBSEC_M 0x0000FFFF 1924 #define AUX_SYSIF_RTCSUBSEC_SUBSEC_S 0 1925 1926 //***************************************************************************** 1927 // 1928 // Register: AUX_SYSIF_O_RTCEVCLR 1929 // 1930 //***************************************************************************** 1931 // Field: [0] RTC_CH2_EV_CLR 1932 // 1933 // Clear events from AON_RTC channel 2. 1934 // 1935 // 0: No effect. 1936 // 1: Clear events from AON_RTC channel 2. 1937 // 1938 // Keep RTC_CH2_EV_CLR high until AUX_EVCTL:EVSTAT2.AON_RTC_CH2 and 1939 // AUX_EVCTL:EVSTAT2.AON_RTC_CH2_DLY are 0. 1940 #define AUX_SYSIF_RTCEVCLR_RTC_CH2_EV_CLR 0x00000001 1941 #define AUX_SYSIF_RTCEVCLR_RTC_CH2_EV_CLR_BITN 0 1942 #define AUX_SYSIF_RTCEVCLR_RTC_CH2_EV_CLR_M 0x00000001 1943 #define AUX_SYSIF_RTCEVCLR_RTC_CH2_EV_CLR_S 0 1944 1945 //***************************************************************************** 1946 // 1947 // Register: AUX_SYSIF_O_BATMONBAT 1948 // 1949 //***************************************************************************** 1950 // Field: [10:8] INT 1951 // 1952 // See AON_BATMON:BAT.INT. 1953 // 1954 // Follow this procedure to get the correct value: 1955 // - Do two dummy reads of INT. 1956 // - Then read INT until two consecutive reads are equal. 1957 #define AUX_SYSIF_BATMONBAT_INT_W 3 1958 #define AUX_SYSIF_BATMONBAT_INT_M 0x00000700 1959 #define AUX_SYSIF_BATMONBAT_INT_S 8 1960 1961 // Field: [7:0] FRAC 1962 // 1963 // See AON_BATMON:BAT.FRAC. 1964 // 1965 // Follow this procedure to get the correct value: 1966 // - Do two dummy reads of FRAC. 1967 // - Then read FRAC until two consecutive reads are equal. 1968 #define AUX_SYSIF_BATMONBAT_FRAC_W 8 1969 #define AUX_SYSIF_BATMONBAT_FRAC_M 0x000000FF 1970 #define AUX_SYSIF_BATMONBAT_FRAC_S 0 1971 1972 //***************************************************************************** 1973 // 1974 // Register: AUX_SYSIF_O_BATMONTEMP 1975 // 1976 //***************************************************************************** 1977 // Field: [15:11] SIGN 1978 // 1979 // Sign extension of INT. 1980 // 1981 // Follow this procedure to get the correct value: 1982 // - Do two dummy reads of SIGN. 1983 // - Then read SIGN until two consecutive reads are equal. 1984 #define AUX_SYSIF_BATMONTEMP_SIGN_W 5 1985 #define AUX_SYSIF_BATMONTEMP_SIGN_M 0x0000F800 1986 #define AUX_SYSIF_BATMONTEMP_SIGN_S 11 1987 1988 // Field: [10:2] INT 1989 // 1990 // See AON_BATMON:TEMP.INT. 1991 // 1992 // Follow this procedure to get the correct value: 1993 // - Do two dummy reads of INT. 1994 // - Then read INT until two consecutive reads are equal. 1995 #define AUX_SYSIF_BATMONTEMP_INT_W 9 1996 #define AUX_SYSIF_BATMONTEMP_INT_M 0x000007FC 1997 #define AUX_SYSIF_BATMONTEMP_INT_S 2 1998 1999 // Field: [1:0] FRAC 2000 // 2001 // See AON_BATMON:TEMP.FRAC. 2002 // 2003 // Follow this procedure to get the correct value: 2004 // - Do two dummy reads of FRAC. 2005 // - Then read FRAC until two consecutive reads are equal. 2006 #define AUX_SYSIF_BATMONTEMP_FRAC_W 2 2007 #define AUX_SYSIF_BATMONTEMP_FRAC_M 0x00000003 2008 #define AUX_SYSIF_BATMONTEMP_FRAC_S 0 2009 2010 //***************************************************************************** 2011 // 2012 // Register: AUX_SYSIF_O_TIMERHALT 2013 // 2014 //***************************************************************************** 2015 // Field: [3] PROGDLY 2016 // 2017 // Halt programmable delay. 2018 // 2019 // 0: AUX_EVCTL:PROGDLY.VALUE decrements as normal. 2020 // 1: Halt AUX_EVCTL:PROGDLY.VALUE decrementation. 2021 #define AUX_SYSIF_TIMERHALT_PROGDLY 0x00000008 2022 #define AUX_SYSIF_TIMERHALT_PROGDLY_BITN 3 2023 #define AUX_SYSIF_TIMERHALT_PROGDLY_M 0x00000008 2024 #define AUX_SYSIF_TIMERHALT_PROGDLY_S 3 2025 2026 // Field: [2] AUX_TIMER2 2027 // 2028 // Halt AUX_TIMER2. 2029 // 2030 // 0: AUX_TIMER2 operates as normal. 2031 // 1: Halt AUX_TIMER2 operation. 2032 #define AUX_SYSIF_TIMERHALT_AUX_TIMER2 0x00000004 2033 #define AUX_SYSIF_TIMERHALT_AUX_TIMER2_BITN 2 2034 #define AUX_SYSIF_TIMERHALT_AUX_TIMER2_M 0x00000004 2035 #define AUX_SYSIF_TIMERHALT_AUX_TIMER2_S 2 2036 2037 // Field: [1] AUX_TIMER1 2038 // 2039 // Halt AUX_TIMER01 Timer 1. 2040 // 2041 // 0: AUX_TIMER01 Timer 1 operates as normal. 2042 // 1: Halt AUX_TIMER01 Timer 1 operation. 2043 #define AUX_SYSIF_TIMERHALT_AUX_TIMER1 0x00000002 2044 #define AUX_SYSIF_TIMERHALT_AUX_TIMER1_BITN 1 2045 #define AUX_SYSIF_TIMERHALT_AUX_TIMER1_M 0x00000002 2046 #define AUX_SYSIF_TIMERHALT_AUX_TIMER1_S 1 2047 2048 // Field: [0] AUX_TIMER0 2049 // 2050 // Halt AUX_TIMER01 Timer 0. 2051 // 2052 // 0: AUX_TIMER01 Timer 0 operates as normal. 2053 // 1: Halt AUX_TIMER01 Timer 0 operation. 2054 #define AUX_SYSIF_TIMERHALT_AUX_TIMER0 0x00000001 2055 #define AUX_SYSIF_TIMERHALT_AUX_TIMER0_BITN 0 2056 #define AUX_SYSIF_TIMERHALT_AUX_TIMER0_M 0x00000001 2057 #define AUX_SYSIF_TIMERHALT_AUX_TIMER0_S 0 2058 2059 //***************************************************************************** 2060 // 2061 // Register: AUX_SYSIF_O_TIMER2BRIDGE 2062 // 2063 //***************************************************************************** 2064 // Field: [0] BUSY 2065 // 2066 // Status of bus transactions to AUX_TIMER2. 2067 // 2068 // 0: No unfinished bus transactions. 2069 // 1: A bus transaction is ongoing. 2070 #define AUX_SYSIF_TIMER2BRIDGE_BUSY 0x00000001 2071 #define AUX_SYSIF_TIMER2BRIDGE_BUSY_BITN 0 2072 #define AUX_SYSIF_TIMER2BRIDGE_BUSY_M 0x00000001 2073 #define AUX_SYSIF_TIMER2BRIDGE_BUSY_S 0 2074 2075 //***************************************************************************** 2076 // 2077 // Register: AUX_SYSIF_O_SWPWRPROF 2078 // 2079 //***************************************************************************** 2080 // Field: [2:0] STAT 2081 // 2082 // Software status bits that can be read by the power profiler. 2083 #define AUX_SYSIF_SWPWRPROF_STAT_W 3 2084 #define AUX_SYSIF_SWPWRPROF_STAT_M 0x00000007 2085 #define AUX_SYSIF_SWPWRPROF_STAT_S 0 2086 2087 2088 #endif // __AUX_SYSIF__ 2089
