Searched refs:SPI_SR_CRCERR_Pos (Results 1 – 25 of 201) sorted by relevance
123456789
4389 #define SPI_SR_CRCERR_Pos (4U) macro4390 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4451 #define SPI_SR_CRCERR_Pos (4U) macro4452 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4856 #define SPI_SR_CRCERR_Pos (4U) macro4857 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
5508 #define SPI_SR_CRCERR_Pos (4U) macro5509 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
5370 #define SPI_SR_CRCERR_Pos (4U) macro5371 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
5456 #define SPI_SR_CRCERR_Pos (4U) macro5457 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
5382 #define SPI_SR_CRCERR_Pos (4U) macro5383 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
3851 #define SPI_SR_CRCERR_Pos (4U) macro3852 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
3895 #define SPI_SR_CRCERR_Pos (4U) macro3896 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
3931 #define SPI_SR_CRCERR_Pos (4U) macro3932 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4012 #define SPI_SR_CRCERR_Pos (4U) macro4013 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4221 #define SPI_SR_CRCERR_Pos (4U) macro4222 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
3984 #define SPI_SR_CRCERR_Pos (4U) macro3985 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4089 #define SPI_SR_CRCERR_Pos (4U) macro4090 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4757 #define SPI_SR_CRCERR_Pos (4U) macro4758 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4432 #define SPI_SR_CRCERR_Pos (4U) macro4433 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4480 #define SPI_SR_CRCERR_Pos (4U) macro4481 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4497 #define SPI_SR_CRCERR_Pos (4U) macro4498 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4634 #define SPI_SR_CRCERR_Pos (4U) macro4635 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4620 #define SPI_SR_CRCERR_Pos (4U) macro4621 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4729 #define SPI_SR_CRCERR_Pos (4U) macro4730 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4388 #define SPI_SR_CRCERR_Pos (4U) macro4389 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4440 #define SPI_SR_CRCERR_Pos (4U) macro4441 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
5000 #define SPI_SR_CRCERR_Pos (4U) macro5001 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
4863 #define SPI_SR_CRCERR_Pos (4U) macro4864 #define SPI_SR_CRCERR_Msk (0x1UL << SPI_SR_CRCERR_Pos) /*!< 0x00000010 */
