Searched refs:RCC_PLLSAI1CFGR_PLLN_Pos (Results 1 – 5 of 5) sorted by relevance
3490 …LSAI1CFGR, RCC_PLLSAI1CFGR_PLLN | RCC_PLLSAI1CFGR_PLLQ, (PLLN << RCC_PLLSAI1CFGR_PLLN_Pos) | PLLQ); in LL_RCC_PLLSAI1_ConfigDomain_48M()3556 (PLLN << RCC_PLLSAI1CFGR_PLLN_Pos) | PLLP); in LL_RCC_PLLSAI1_ConfigDomain_SAI()3597 …LSAI1CFGR, RCC_PLLSAI1CFGR_PLLN | RCC_PLLSAI1CFGR_PLLR, (PLLN << RCC_PLLSAI1CFGR_PLLN_Pos) | PLLR); in LL_RCC_PLLSAI1_ConfigDomain_ADC()3607 return (uint32_t)(READ_BIT(RCC->PLLSAI1CFGR, RCC_PLLSAI1CFGR_PLLN) >> RCC_PLLSAI1CFGR_PLLN_Pos); in LL_RCC_PLLSAI1_GetN()
848 MODIFY_REG(RCC->PLLSAI1CFGR, RCC_PLLSAI1CFGR_PLLN, (__PLLN__) << RCC_PLLSAI1CFGR_PLLN_Pos)
7357 #define RCC_PLLSAI1CFGR_PLLN_Pos (8U) macro7358 #define RCC_PLLSAI1CFGR_PLLN_Msk (0x7FUL << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00007F00 */7360 #define RCC_PLLSAI1CFGR_PLLN_0 (0x01U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000100 */7361 #define RCC_PLLSAI1CFGR_PLLN_1 (0x02U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000200 */7362 #define RCC_PLLSAI1CFGR_PLLN_2 (0x04U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000400 */7363 #define RCC_PLLSAI1CFGR_PLLN_3 (0x08U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000800 */7364 #define RCC_PLLSAI1CFGR_PLLN_4 (0x10U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00001000 */7365 #define RCC_PLLSAI1CFGR_PLLN_5 (0x20U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00002000 */7366 #define RCC_PLLSAI1CFGR_PLLN_6 (0x40U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00004000 */
7548 #define RCC_PLLSAI1CFGR_PLLN_Pos (8U) macro7549 #define RCC_PLLSAI1CFGR_PLLN_Msk (0x7FUL << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00007F00 */7551 #define RCC_PLLSAI1CFGR_PLLN_0 (0x01U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000100 */7552 #define RCC_PLLSAI1CFGR_PLLN_1 (0x02U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000200 */7553 #define RCC_PLLSAI1CFGR_PLLN_2 (0x04U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000400 */7554 #define RCC_PLLSAI1CFGR_PLLN_3 (0x08U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00000800 */7555 #define RCC_PLLSAI1CFGR_PLLN_4 (0x10U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00001000 */7556 #define RCC_PLLSAI1CFGR_PLLN_5 (0x20U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00002000 */7557 #define RCC_PLLSAI1CFGR_PLLN_6 (0x40U << RCC_PLLSAI1CFGR_PLLN_Pos) /*!< 0x00004000 */
