RCC_PLL2CFGR2_DIVP_Pos (reference) in projects: hal_stm32-latest

Project(s)

Full Search
Definition
Symbol
File Path
History
Type

Searched refs:RCC_PLL2CFGR2_DIVP_Pos (Results 1 – 25 of 26) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/src/
D	stm32mp1xx_hal_rcc.c	`1824 …truct->PLL2.PLLP = (uint32_t)((RCC->PLL2CFGR2 & RCC_PLL2CFGR2_DIVP) >> RCC_PLL2CFGR2_DIVP_Pos) + 1; in HAL_RCC_GetOscConfig() 2081 …32_t)(pll2vco / ((float)(((RCC->PLL2CFGR2 & RCC_PLL2CFGR2_DIVP) >> RCC_PLL2CFGR2_DIVP_Pos) + 1U))); in HAL_RCC_GetPLL2ClockFreq()`
/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/include/
D	stm32mp1xx_ll_rcc.h	`4336 return (uint32_t)((READ_BIT(RCC->PLL2CFGR2, RCC_PLL2CFGR2_DIVP) >> RCC_PLL2CFGR2_DIVP_Pos) + 1U); in LL_RCC_PLL2_GetP() 4398 MODIFY_REG(RCC->PLL2CFGR2, RCC_PLL2CFGR2_DIVP, (DIVP - 1U) << RCC_PLL2CFGR2_DIVP_Pos); in LL_RCC_PLL2_SetP()`
/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
D	stm32mp151dxx_ca7.h	23410 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23411 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23413 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23414 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23415 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23416 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23417 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23418 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23419 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151fxx_cm4.h	23573 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23574 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23576 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23577 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23578 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23579 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23580 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23581 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23582 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151axx_ca7.h	23410 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23411 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23413 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23414 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23415 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23416 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23417 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23418 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23419 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151axx_cm4.h	23376 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23377 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23379 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23380 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23381 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23382 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23383 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23384 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23385 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151dxx_cm4.h	23376 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23377 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23379 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23380 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23381 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23382 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23383 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23384 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23385 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151cxx_ca7.h	23607 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23608 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23610 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23611 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23612 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23613 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23614 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23615 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23616 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151cxx_cm4.h	23573 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23574 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23576 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23577 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23578 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23579 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23580 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23581 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23582 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp151fxx_ca7.h	23607 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 23608 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 23610 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 23611 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 23612 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 23613 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 23614 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 23615 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 23616 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153axx_ca7.h	24961 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 24962 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 24964 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 24965 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 24966 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 24967 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 24968 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 24969 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 24970 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153axx_cm4.h	24927 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 24928 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 24930 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 24931 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 24932 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 24933 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 24934 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 24935 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 24936 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153cxx_ca7.h	25158 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 25159 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 25161 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 25162 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 25163 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 25164 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 25165 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 25166 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 25167 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153cxx_cm4.h	25124 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 25125 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 25127 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 25128 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 25129 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 25130 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 25131 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 25132 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 25133 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153dxx_ca7.h	24961 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 24962 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 24964 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 24965 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 24966 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 24967 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 24968 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 24969 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 24970 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153dxx_cm4.h	24927 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 24928 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 24930 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 24931 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 24932 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 24933 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 24934 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 24935 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 24936 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153fxx_ca7.h	25158 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 25159 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 25161 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 25162 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 25163 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 25164 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 25165 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 25166 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 25167 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp153fxx_cm4.h	25124 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 25125 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 25127 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 25128 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 25129 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 25130 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 25131 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 25132 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 25133 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157axx_ca7.h	26184 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26185 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26187 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26188 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26189 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26190 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26191 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26192 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26193 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157axx_cm4.h	26150 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26151 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26153 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26154 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26155 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26156 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26157 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26158 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26159 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157cxx_ca7.h	26381 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26382 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26384 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26385 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26386 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26387 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26388 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26389 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26390 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157cxx_cm4.h	26347 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26348 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26350 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26351 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26352 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26353 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26354 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26355 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26356 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157dxx_ca7.h	26184 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26185 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26187 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26188 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26189 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26190 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26191 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26192 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26193 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157dxx_cm4.h	26150 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26151 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26153 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26154 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26155 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26156 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26157 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26158 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26159 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …
D	stm32mp157fxx_ca7.h	26381 #define RCC_PLL2CFGR2_DIVP_Pos (0U) macro 26382 #define RCC_PLL2CFGR2_DIVP_Msk (0x7FUL << RCC_PLL2CFGR2_DIVP_Pos) … 26384 #define RCC_PLL2CFGR2_DIVP_0 (0x1UL << RCC_PLL2CFGR2_DIVP_Pos) … 26385 #define RCC_PLL2CFGR2_DIVP_1 (0x2UL << RCC_PLL2CFGR2_DIVP_Pos) … 26386 #define RCC_PLL2CFGR2_DIVP_2 (0x4UL << RCC_PLL2CFGR2_DIVP_Pos) … 26387 #define RCC_PLL2CFGR2_DIVP_3 (0x8UL << RCC_PLL2CFGR2_DIVP_Pos) … 26388 #define RCC_PLL2CFGR2_DIVP_4 (0x10UL << RCC_PLL2CFGR2_DIVP_Pos) … 26389 #define RCC_PLL2CFGR2_DIVP_5 (0x20UL << RCC_PLL2CFGR2_DIVP_Pos) … 26390 #define RCC_PLL2CFGR2_DIVP_6 (0x40UL << RCC_PLL2CFGR2_DIVP_Pos) …

Zephyr-2.7.6
Zephyr-3.6.0
Zephyr-3.7.1
Zephyr-4.0.0
Zephyr-4.1.0
Zephyr-latest
acpica-latest
babblesim_base-latest
babblesim_ext_2G4_channel_NtNcable-latest
babblesim_ext_2G4_channel_multiatt-latest
babblesim_ext_2G4_device_WLAN_actmod-latest
babblesim_ext_2G4_device_burst_interferer-latest
babblesim_ext_2G4_device_playback-latest
babblesim_ext_2G4_libPhyComv1-latest
babblesim_ext_2G4_modem_BLE_simple-latest
babblesim_ext_2G4_modem_magic-latest
babblesim_ext_2G4_phy_v1-latest
babblesim_ext_libCryptov1-latest
bsim-latest
cmsis-latest
cmsis-dsp-latest
cmsis-nn-latest
cmsis_6-latest
edtt-latest
fatfs-latest
hal_adi-latest
hal_altera-latest
hal_ambiq-latest
hal_atmel-latest
hal_espressif-latest
hal_ethos_u-latest
hal_gigadevice-latest
hal_infineon-latest
hal_intel-latest
hal_microchip-latest
hal_nordic-latest
hal_nuvoton-latest
hal_nxp-latest
hal_openisa-latest
hal_quicklogic-latest
hal_renesas-latest
hal_rpi_pico-latest
hal_silabs-latest
hal_st-latest
hal_stm32-latest
hal_tdk-latest
hal_telink-latest
hal_ti-latest
hal_wch-latest
hal_wurthelektronik-latest
hal_xtensa-latest
hostap-latest
liblc3-latest
libmctp-latest
libmetal-latest
littlefs-latest
loramac-node-latest
lvgl-latest
mbedtls-latest
mcuboot-latest
mipi-sys-t-latest
net-tools-latest
nrf_hw_models-latest
nrf_wifi-latest
open-amp-latest
openthread-latest
percepio-latest
picolibc-latest
segger-latest
tinycrypt-latest
trusted-firmware-a-latest
trusted-firmware-m-latest
uoscore-uedhoc-latest
zcbor-latest