Home
last modified time | relevance | path

Searched refs:RCC_PLL2CFGR1_DIVN_Pos (Results 1 – 25 of 26) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/include/
Dstm32mp1xx_ll_rcc.h4316 return (uint32_t)((READ_BIT(RCC->PLL2CFGR1, RCC_PLL2CFGR1_DIVN) >> RCC_PLL2CFGR1_DIVN_Pos) + 1U); in LL_RCC_PLL2_GetN()
4377 MODIFY_REG(RCC->PLL2CFGR1, RCC_PLL2CFGR1_DIVN, (DIVN - 1U) << RCC_PLL2CFGR1_DIVN_Pos); in LL_RCC_PLL2_SetN()
/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/src/
Dstm32mp1xx_hal_rcc.c1822 …truct->PLL2.PLLN = (uint32_t)((RCC->PLL2CFGR1 & RCC_PLL2CFGR1_DIVN) >> RCC_PLL2CFGR1_DIVN_Pos) + 1; in HAL_RCC_GetOscConfig()
/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h23387 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23388 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23390 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23391 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23392 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23393 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23394 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23395 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23396 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23397 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151fxx_cm4.h23550 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23551 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23553 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23554 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23555 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23556 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23557 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23558 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23559 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23560 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151axx_ca7.h23387 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23388 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23390 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23391 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23392 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23393 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23394 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23395 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23396 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23397 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151axx_cm4.h23353 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23354 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23356 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23357 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23358 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23359 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23360 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23361 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23362 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23363 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151dxx_cm4.h23353 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23354 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23356 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23357 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23358 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23359 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23360 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23361 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23362 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23363 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151cxx_ca7.h23584 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23585 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23587 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23588 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23589 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23590 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23591 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23592 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23593 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23594 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151cxx_cm4.h23550 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23551 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23553 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23554 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23555 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23556 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23557 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23558 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23559 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23560 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp151fxx_ca7.h23584 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
23585 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
23587 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
23588 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
23589 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
23590 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
23591 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
23592 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
23593 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
23594 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153axx_ca7.h24938 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
24939 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
24941 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
24942 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
24943 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
24944 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
24945 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
24946 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
24947 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
24948 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153axx_cm4.h24904 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
24905 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
24907 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
24908 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
24909 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
24910 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
24911 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
24912 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
24913 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
24914 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153cxx_ca7.h25135 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
25136 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
25138 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
25139 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
25140 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
25141 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
25142 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
25143 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
25144 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
25145 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153cxx_cm4.h25101 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
25102 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
25104 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
25105 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
25106 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
25107 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
25108 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
25109 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
25110 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
25111 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153dxx_ca7.h24938 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
24939 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
24941 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
24942 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
24943 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
24944 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
24945 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
24946 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
24947 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
24948 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153dxx_cm4.h24904 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
24905 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
24907 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
24908 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
24909 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
24910 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
24911 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
24912 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
24913 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
24914 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153fxx_ca7.h25135 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
25136 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
25138 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
25139 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
25140 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
25141 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
25142 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
25143 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
25144 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
25145 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp153fxx_cm4.h25101 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
25102 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
25104 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
25105 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
25106 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
25107 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
25108 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
25109 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
25110 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
25111 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157axx_ca7.h26161 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26162 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26164 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26165 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26166 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26167 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26168 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26169 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26170 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26171 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157axx_cm4.h26127 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26128 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26130 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26131 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26132 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26133 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26134 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26135 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26136 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26137 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157cxx_ca7.h26358 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26359 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26361 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26362 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26363 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26364 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26365 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26366 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26367 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26368 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157cxx_cm4.h26324 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26325 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26327 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26328 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26329 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26330 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26331 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26332 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26333 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26334 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157dxx_ca7.h26161 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26162 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26164 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26165 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26166 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26167 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26168 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26169 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26170 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26171 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157dxx_cm4.h26127 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26128 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26130 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26131 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26132 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26133 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26134 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26135 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26136 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26137 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]
Dstm32mp157fxx_ca7.h26358 #define RCC_PLL2CFGR1_DIVN_Pos (0U) macro
26359 #define RCC_PLL2CFGR1_DIVN_Msk (0x1FFUL << RCC_PLL2CFGR1_DIVN_Pos) …
26361 #define RCC_PLL2CFGR1_DIVN_0 (0x1UL << RCC_PLL2CFGR1_DIVN_Pos) …
26362 #define RCC_PLL2CFGR1_DIVN_1 (0x2UL << RCC_PLL2CFGR1_DIVN_Pos) …
26363 #define RCC_PLL2CFGR1_DIVN_2 (0x4UL << RCC_PLL2CFGR1_DIVN_Pos) …
26364 #define RCC_PLL2CFGR1_DIVN_3 (0x8UL << RCC_PLL2CFGR1_DIVN_Pos) …
26365 #define RCC_PLL2CFGR1_DIVN_4 (0x10UL << RCC_PLL2CFGR1_DIVN_Pos) …
26366 #define RCC_PLL2CFGR1_DIVN_5 (0x20UL << RCC_PLL2CFGR1_DIVN_Pos) …
26367 #define RCC_PLL2CFGR1_DIVN_6 (0x40UL << RCC_PLL2CFGR1_DIVN_Pos) …
26368 #define RCC_PLL2CFGR1_DIVN_7 (0x80UL << RCC_PLL2CFGR1_DIVN_Pos) …
[all …]

12