Searched refs:RCC_PLL1_DIVQ (Results 1 – 10 of 10) sorted by relevance
121 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()168 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()221 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()276 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()336 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()395 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()453 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()514 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()562 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()609 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()[all …]
814 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCC_OscConfig()
1544 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1596 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1807 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1850 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1891 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1931 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1991 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()2051 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()2303 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()2347 __HAL_RCC_PLL1_CLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()[all …]
910 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1034 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1069 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1115 __HAL_RCC_PLLCLKOUT_ENABLE(RCC_PLL1_DIVQ); in HAL_RCCEx_PeriphCLKConfig()1546 if (__HAL_RCC_GET_PLLCLKOUT_CONFIG(RCC_PLL1_DIVQ) != 0U) in HAL_RCCEx_GetPLL1ClockFreq()
123 ((VALUE) == RCC_PLL1_DIVQ) || \
985 __HAL_RCC_PLL1CLKOUT_DISABLE(RCC_PLL1_DIVP | RCC_PLL1_DIVQ | RCC_PLL1_DIVR); in RCC_PLL1_Config()1096 __HAL_RCC_PLL1CLKOUT_ENABLE(RCC_PLL1_DIVP | RCC_PLL1_DIVQ | RCC_PLL1_DIVR); in RCC_PLL1_Config()1101 __HAL_RCC_PLL1CLKOUT_DISABLE(RCC_PLL1_DIVP | RCC_PLL1_DIVQ | RCC_PLL1_DIVR); in RCC_PLL1_Config()
854 #define RCC_PLL1_DIVQ RCC_PLL1CR_DIVQEN macro858 ((VALUE) == RCC_PLL1_DIVQ) || \
263 #define RCC_PLL1_DIVQ RCC_PLL1CFGR_PLL1QEN macro4977 ((VALUE) == RCC_PLL1_DIVQ) || \
331 #define RCC_PLL1_DIVQ RCC_PLL1CFGR_PLL1QEN macro
275 #define RCC_PLL1_DIVQ RCC_PLLCFGR_DIVQ1EN macro8096 ((VALUE) == RCC_PLL1_DIVQ) || \
