Home
last modified time | relevance | path

Searched refs:RAMECC2_BASE (Results 1 – 20 of 20) sorted by relevance

/hal_stm32-latest/stm32cube/stm32h7xx/soc/
Dstm32h742xx.h2065 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2310 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2311 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2312 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2313 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2314 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2474 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h750xx.h2226 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2474 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2475 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2476 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2477 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2478 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2641 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h753xx.h2226 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2474 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2475 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2476 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2477 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2478 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2641 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h745xx.h2233 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2485 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2486 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2487 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2488 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2489 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2655 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h745xg.h2233 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2485 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2486 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2487 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2488 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2489 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2655 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h743xx.h2153 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2401 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2402 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2403 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2404 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2405 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2565 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h755xx.h2306 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2558 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2559 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2560 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2561 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2562 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2731 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h757xx.h2387 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2640 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2641 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2642 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2643 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2644 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2813 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h747xg.h2314 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2567 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2568 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2569 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2570 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2571 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2737 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h747xx.h2314 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2567 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2568 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2569 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2570 #define RAMECC2_Monitor4_BASE (RAMECC2_BASE + 0x80UL)
2571 #define RAMECC2_Monitor5_BASE (RAMECC2_BASE + 0xA0UL)
2737 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h730xxq.h2274 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2518 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2519 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2520 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2680 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h733xx.h2273 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2517 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2518 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2519 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2679 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h725xx.h2154 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2398 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2399 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2400 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2557 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h730xx.h2273 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2517 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2518 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2519 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2679 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h735xx.h2274 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2518 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2519 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2520 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2680 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h723xx.h2153 #define RAMECC2_BASE (D2_AHB2PERIPH_BASE + 0x3000UL) macro
2397 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x20UL)
2398 #define RAMECC2_Monitor2_BASE (RAMECC2_BASE + 0x40UL)
2399 #define RAMECC2_Monitor3_BASE (RAMECC2_BASE + 0x60UL)
2556 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
/hal_stm32-latest/stm32cube/stm32h7rsxx/soc/
Dstm32h7r3xx.h2156 #define RAMECC2_BASE (AHB4PERIPH_BASE + 0x7000UL) macro
2157 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x40UL)
2466 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h7s7xx.h2377 #define RAMECC2_BASE (AHB4PERIPH_BASE + 0x7000UL) macro
2378 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x40UL)
2710 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h7s3xx.h2303 #define RAMECC2_BASE (AHB4PERIPH_BASE + 0x7000UL) macro
2304 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x40UL)
2631 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)
Dstm32h7r7xx.h2228 #define RAMECC2_BASE (AHB4PERIPH_BASE + 0x7000UL) macro
2229 #define RAMECC2_Monitor1_BASE (RAMECC2_BASE + 0x40UL)
2543 #define RAMECC2 ((RAMECC_TypeDef *)RAMECC2_BASE)