GPIO_HWCFGR5_PUPDR_RES_Pos (reference) in projects: hal_stm32-latest

Project(s)

Full Search
Definition
Symbol
File Path
History
Type

Searched refs:GPIO_HWCFGR5_PUPDR_RES_Pos (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
D	stm32mp151dxx_ca7.h	19968 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 19969 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 19971 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 19972 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 19973 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 19974 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 19975 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 19976 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 19977 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 19978 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151fxx_cm4.h	20131 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 20132 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 20134 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 20135 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 20136 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 20137 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 20138 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 20139 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 20140 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 20141 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151axx_ca7.h	19968 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 19969 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 19971 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 19972 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 19973 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 19974 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 19975 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 19976 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 19977 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 19978 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151axx_cm4.h	19934 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 19935 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 19937 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 19938 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 19939 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 19940 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 19941 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 19942 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 19943 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 19944 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151dxx_cm4.h	19934 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 19935 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 19937 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 19938 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 19939 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 19940 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 19941 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 19942 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 19943 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 19944 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151cxx_ca7.h	20165 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 20166 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 20168 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 20169 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 20170 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 20171 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 20172 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 20173 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 20174 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 20175 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151cxx_cm4.h	20131 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 20132 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 20134 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 20135 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 20136 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 20137 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 20138 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 20139 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 20140 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 20141 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp151fxx_ca7.h	20165 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 20166 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 20168 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 20169 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 20170 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 20171 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 20172 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 20173 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 20174 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 20175 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153axx_ca7.h	21519 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21520 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21522 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21523 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21524 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21525 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21526 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21527 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21528 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21529 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153axx_cm4.h	21485 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21486 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21488 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21489 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21490 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21491 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21492 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21493 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21494 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21495 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153cxx_ca7.h	21716 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21717 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21719 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21720 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21721 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21722 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21723 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21724 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21725 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21726 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153cxx_cm4.h	21682 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21683 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21685 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21686 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21687 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21688 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21689 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21690 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21691 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21692 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153dxx_ca7.h	21519 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21520 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21522 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21523 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21524 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21525 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21526 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21527 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21528 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21529 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153dxx_cm4.h	21485 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21486 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21488 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21489 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21490 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21491 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21492 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21493 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21494 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21495 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153fxx_ca7.h	21716 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21717 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21719 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21720 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21721 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21722 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21723 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21724 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21725 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21726 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp153fxx_cm4.h	21682 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 21683 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 21685 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 21686 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 21687 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 21688 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 21689 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 21690 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 21691 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 21692 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157axx_ca7.h	22742 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22743 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22745 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22746 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22747 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22748 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22749 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22750 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22751 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22752 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157axx_cm4.h	22708 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22709 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22711 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22712 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22713 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22714 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22715 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22716 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22717 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22718 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157cxx_ca7.h	22939 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22940 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22942 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22943 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22944 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22945 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22946 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22947 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22948 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22949 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157cxx_cm4.h	22905 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22906 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22908 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22909 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22910 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22911 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22912 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22913 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22914 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22915 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157dxx_ca7.h	22742 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22743 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22745 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22746 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22747 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22748 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22749 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22750 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22751 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22752 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157dxx_cm4.h	22708 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22709 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22711 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22712 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22713 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22714 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22715 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22716 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22717 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22718 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157fxx_ca7.h	22939 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22940 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22942 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22943 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22944 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22945 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22946 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22947 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22948 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22949 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]
D	stm32mp157fxx_cm4.h	22905 #define GPIO_HWCFGR5_PUPDR_RES_Pos (0U) macro 22906 #define GPIO_HWCFGR5_PUPDR_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0xFFFFFFFF … 22908 #define GPIO_HWCFGR5_PUPDR_RES_0 (0x1UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000001 … 22909 #define GPIO_HWCFGR5_PUPDR_RES_1 (0x2UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000002 … 22910 #define GPIO_HWCFGR5_PUPDR_RES_2 (0x4UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000004 … 22911 #define GPIO_HWCFGR5_PUPDR_RES_3 (0x8UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000008 … 22912 #define GPIO_HWCFGR5_PUPDR_RES_4 (0x10UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000010 … 22913 #define GPIO_HWCFGR5_PUPDR_RES_5 (0x20UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000020 … 22914 #define GPIO_HWCFGR5_PUPDR_RES_6 (0x40UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /!< 0x00000040 … 22915 #define GPIO_HWCFGR5_PUPDR_RES_7 (0x80UL << GPIO_HWCFGR5_PUPDR_RES_Pos) /*!< 0x00000080 … [all …]

Zephyr-2.7.6
Zephyr-3.6.0
Zephyr-3.7.1
Zephyr-4.0.0
Zephyr-4.1.0
Zephyr-latest
acpica-latest
babblesim_base-latest
babblesim_ext_2G4_channel_NtNcable-latest
babblesim_ext_2G4_channel_multiatt-latest
babblesim_ext_2G4_device_WLAN_actmod-latest
babblesim_ext_2G4_device_burst_interferer-latest
babblesim_ext_2G4_device_playback-latest
babblesim_ext_2G4_libPhyComv1-latest
babblesim_ext_2G4_modem_BLE_simple-latest
babblesim_ext_2G4_modem_magic-latest
babblesim_ext_2G4_phy_v1-latest
babblesim_ext_libCryptov1-latest
bsim-latest
cmsis-latest
cmsis-dsp-latest
cmsis-nn-latest
cmsis_6-latest
edtt-latest
fatfs-latest
hal_adi-latest
hal_altera-latest
hal_ambiq-latest
hal_atmel-latest
hal_espressif-latest
hal_ethos_u-latest
hal_gigadevice-latest
hal_infineon-latest
hal_intel-latest
hal_microchip-latest
hal_nordic-latest
hal_nuvoton-latest
hal_nxp-latest
hal_openisa-latest
hal_quicklogic-latest
hal_renesas-latest
hal_rpi_pico-latest
hal_silabs-latest
hal_st-latest
hal_stm32-latest
hal_tdk-latest
hal_telink-latest
hal_ti-latest
hal_wch-latest
hal_wurthelektronik-latest
hal_xtensa-latest
hostap-latest
liblc3-latest
libmctp-latest
libmetal-latest
littlefs-latest
loramac-node-latest
lvgl-latest
mbedtls-latest
mcuboot-latest
mipi-sys-t-latest
net-tools-latest
nrf_hw_models-latest
nrf_wifi-latest
open-amp-latest
openthread-latest
percepio-latest
picolibc-latest
segger-latest
tinycrypt-latest
trusted-firmware-a-latest
trusted-firmware-m-latest
uoscore-uedhoc-latest
zcbor-latest