Home
last modified time | relevance | path

Searched refs:DDRPHYC_PTR1_TDINIT1_Pos (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h8591 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8592 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8594 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8595 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8596 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8597 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8598 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8599 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8600 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8601 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151fxx_cm4.h8754 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8755 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8757 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8758 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8759 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8760 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8761 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8762 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8763 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8764 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151axx_ca7.h8591 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8592 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8594 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8595 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8596 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8597 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8598 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8599 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8600 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8601 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151axx_cm4.h8557 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8558 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8560 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8561 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8562 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8563 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8564 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8565 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8566 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8567 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151dxx_cm4.h8557 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8558 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8560 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8561 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8562 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8563 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8564 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8565 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8566 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8567 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151cxx_ca7.h8788 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8789 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8791 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8792 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8793 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8794 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8795 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8796 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8797 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8798 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151cxx_cm4.h8754 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8755 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8757 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8758 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8759 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8760 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8761 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8762 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8763 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8764 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp151fxx_ca7.h8788 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
8789 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
8791 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
8792 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
8793 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
8794 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
8795 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
8796 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
8797 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
8798 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153axx_ca7.h10142 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10143 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10145 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10146 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10147 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10148 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10149 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10150 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10151 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10152 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153axx_cm4.h10108 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10109 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10111 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10112 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10113 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10114 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10115 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10116 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10117 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10118 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153cxx_ca7.h10339 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10340 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10342 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10343 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10344 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10345 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10346 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10347 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10348 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10349 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153cxx_cm4.h10305 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10306 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10308 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10309 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10310 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10311 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10312 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10313 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10314 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10315 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153dxx_ca7.h10142 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10143 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10145 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10146 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10147 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10148 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10149 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10150 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10151 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10152 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153dxx_cm4.h10108 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10109 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10111 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10112 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10113 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10114 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10115 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10116 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10117 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10118 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153fxx_ca7.h10339 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10340 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10342 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10343 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10344 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10345 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10346 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10347 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10348 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10349 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp153fxx_cm4.h10305 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10306 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10308 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10309 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10310 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10311 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10312 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10313 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10314 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10315 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157axx_ca7.h10257 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10258 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10260 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10261 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10262 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10263 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10264 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10265 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10266 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10267 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157axx_cm4.h10223 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10224 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10226 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10227 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10228 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10229 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10230 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10231 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10232 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10233 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157cxx_ca7.h10454 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10455 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10457 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10458 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10459 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10460 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10461 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10462 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10463 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10464 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157cxx_cm4.h10420 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10421 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10423 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10424 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10425 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10426 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10427 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10428 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10429 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10430 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157dxx_ca7.h10257 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10258 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10260 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10261 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10262 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10263 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10264 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10265 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10266 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10267 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157dxx_cm4.h10223 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10224 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10226 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10227 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10228 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10229 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10230 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10231 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10232 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10233 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157fxx_ca7.h10454 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10455 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10457 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10458 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10459 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10460 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10461 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10462 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10463 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10464 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */
Dstm32mp157fxx_cm4.h10420 #define DDRPHYC_PTR1_TDINIT1_Pos (19U) macro
10421 #define DDRPHYC_PTR1_TDINIT1_Msk (0xFFUL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x07F80000 */
10423 #define DDRPHYC_PTR1_TDINIT1_0 (0x1UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00080000 */
10424 #define DDRPHYC_PTR1_TDINIT1_1 (0x2UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00100000 */
10425 #define DDRPHYC_PTR1_TDINIT1_2 (0x4UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00200000 */
10426 #define DDRPHYC_PTR1_TDINIT1_3 (0x8UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00400000 */
10427 #define DDRPHYC_PTR1_TDINIT1_4 (0x10UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x00800000 */
10428 #define DDRPHYC_PTR1_TDINIT1_5 (0x20UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x01000000 */
10429 #define DDRPHYC_PTR1_TDINIT1_6 (0x40UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x02000000 */
10430 #define DDRPHYC_PTR1_TDINIT1_7 (0x80UL << DDRPHYC_PTR1_TDINIT1_Pos) /*!< 0x04000000 */