Home
last modified time | relevance | path

Searched refs:DDRPHYC_DTDR0_DTBYTE3_Pos (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h9223 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9224 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9226 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9227 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9228 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9229 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9230 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9231 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9232 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9233 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151fxx_cm4.h9386 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9387 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9389 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9390 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9391 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9392 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9393 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9394 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9395 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9396 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151axx_ca7.h9223 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9224 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9226 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9227 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9228 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9229 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9230 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9231 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9232 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9233 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151axx_cm4.h9189 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9190 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9192 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9193 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9194 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9195 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9196 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9197 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9198 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9199 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151dxx_cm4.h9189 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9190 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9192 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9193 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9194 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9195 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9196 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9197 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9198 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9199 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151cxx_ca7.h9420 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9421 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9423 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9424 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9425 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9426 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9427 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9428 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9429 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9430 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151cxx_cm4.h9386 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9387 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9389 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9390 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9391 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9392 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9393 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9394 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9395 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9396 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp151fxx_ca7.h9420 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
9421 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
9423 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
9424 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
9425 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
9426 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
9427 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
9428 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
9429 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
9430 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153axx_ca7.h10774 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10775 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10777 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10778 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10779 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10780 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10781 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10782 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10783 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10784 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153axx_cm4.h10740 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10741 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10743 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10744 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10745 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10746 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10747 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10748 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10749 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10750 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153cxx_ca7.h10971 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10972 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10974 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10975 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10976 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10977 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10978 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10979 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10980 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10981 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153cxx_cm4.h10937 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10938 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10940 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10941 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10942 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10943 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10944 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10945 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10946 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10947 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153dxx_ca7.h10774 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10775 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10777 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10778 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10779 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10780 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10781 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10782 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10783 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10784 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153dxx_cm4.h10740 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10741 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10743 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10744 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10745 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10746 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10747 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10748 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10749 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10750 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153fxx_ca7.h10971 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10972 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10974 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10975 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10976 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10977 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10978 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10979 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10980 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10981 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp153fxx_cm4.h10937 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10938 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10940 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10941 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10942 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10943 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10944 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10945 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10946 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10947 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157axx_ca7.h10889 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10890 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10892 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10893 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10894 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10895 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10896 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10897 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10898 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10899 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157axx_cm4.h10855 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10856 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10858 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10859 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10860 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10861 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10862 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10863 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10864 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10865 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157cxx_ca7.h11086 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
11087 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
11089 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
11090 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
11091 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
11092 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
11093 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
11094 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
11095 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
11096 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157cxx_cm4.h11052 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
11053 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
11055 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
11056 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
11057 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
11058 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
11059 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
11060 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
11061 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
11062 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157dxx_ca7.h10889 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10890 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10892 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10893 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10894 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10895 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10896 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10897 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10898 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10899 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157dxx_cm4.h10855 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
10856 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
10858 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
10859 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
10860 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
10861 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
10862 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
10863 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
10864 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
10865 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157fxx_ca7.h11086 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
11087 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
11089 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
11090 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
11091 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
11092 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
11093 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
11094 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
11095 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
11096 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */
Dstm32mp157fxx_cm4.h11052 #define DDRPHYC_DTDR0_DTBYTE3_Pos (24U) macro
11053 #define DDRPHYC_DTDR0_DTBYTE3_Msk (0xFFUL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0xFF000000 */
11055 #define DDRPHYC_DTDR0_DTBYTE3_0 (0x1UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x01000000 */
11056 #define DDRPHYC_DTDR0_DTBYTE3_1 (0x2UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x02000000 */
11057 #define DDRPHYC_DTDR0_DTBYTE3_2 (0x4UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x04000000 */
11058 #define DDRPHYC_DTDR0_DTBYTE3_3 (0x8UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x08000000 */
11059 #define DDRPHYC_DTDR0_DTBYTE3_4 (0x10UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x10000000 */
11060 #define DDRPHYC_DTDR0_DTBYTE3_5 (0x20UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x20000000 */
11061 #define DDRPHYC_DTDR0_DTBYTE3_6 (0x40UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x40000000 */
11062 #define DDRPHYC_DTDR0_DTBYTE3_7 (0x80UL << DDRPHYC_DTDR0_DTBYTE3_Pos) /*!< 0x80000000 */