Home
last modified time | relevance | path

Searched refs:DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h6353 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6354 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6356 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6357 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6358 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6359 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6360 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6361 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6362 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151fxx_cm4.h6516 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6517 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6519 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6520 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6521 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6522 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6523 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6524 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6525 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151axx_ca7.h6353 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6354 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6356 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6357 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6358 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6359 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6360 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6361 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6362 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151axx_cm4.h6319 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6320 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6322 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6323 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6324 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6325 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6326 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6327 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6328 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151dxx_cm4.h6319 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6320 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6322 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6323 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6324 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6325 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6326 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6327 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6328 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151cxx_ca7.h6550 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6551 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6553 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6554 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6555 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6556 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6557 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6558 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6559 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151cxx_cm4.h6516 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6517 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6519 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6520 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6521 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6522 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6523 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6524 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6525 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp151fxx_ca7.h6550 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
6551 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
6553 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
6554 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
6555 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
6556 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
6557 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
6558 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
6559 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153axx_ca7.h7904 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7905 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7907 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7908 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7909 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7910 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7911 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7912 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7913 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153axx_cm4.h7870 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7871 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7873 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7874 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7875 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7876 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7877 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7878 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7879 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153cxx_ca7.h8101 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8102 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8104 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8105 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8106 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8107 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8108 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8109 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8110 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153cxx_cm4.h8067 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8068 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8070 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8071 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8072 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8073 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8074 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8075 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8076 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153dxx_ca7.h7904 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7905 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7907 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7908 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7909 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7910 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7911 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7912 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7913 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153dxx_cm4.h7870 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7871 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7873 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7874 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7875 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7876 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7877 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7878 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7879 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153fxx_ca7.h8101 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8102 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8104 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8105 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8106 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8107 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8108 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8109 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8110 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp153fxx_cm4.h8067 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8068 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8070 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8071 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8072 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8073 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8074 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8075 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8076 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157axx_ca7.h8019 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8020 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8022 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8023 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8024 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8025 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8026 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8027 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8028 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157axx_cm4.h7985 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7986 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7988 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7989 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7990 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7991 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7992 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7993 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7994 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157cxx_ca7.h8216 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8217 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8219 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8220 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8221 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8222 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8223 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8224 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8225 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157cxx_cm4.h8182 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8183 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8185 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8186 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8187 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8188 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8189 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8190 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8191 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157dxx_ca7.h8019 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8020 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8022 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8023 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8024 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8025 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8026 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8027 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8028 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157dxx_cm4.h7985 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
7986 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
7988 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
7989 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
7990 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
7991 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
7992 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
7993 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
7994 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157fxx_ca7.h8216 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8217 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8219 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8220 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8221 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8222 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8223 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8224 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8225 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */
Dstm32mp157fxx_cm4.h8182 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos (8U) macro
8183 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_Msk (0x7FUL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00007F00 */
8185 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_0 (0x1UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000100 */
8186 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_1 (0x2UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000200 */
8187 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_2 (0x4UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000400 */
8188 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_3 (0x8UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00000800 */
8189 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_4 (0x10UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00001000 */
8190 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_5 (0x20UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00002000 */
8191 #define DDRCTRL_DRAMTMG0_T_RAS_MAX_6 (0x40UL << DDRCTRL_DRAMTMG0_T_RAS_MAX_Pos) /*!< 0x00004000 */