Home
last modified time | relevance | path

Searched refs:ADC_CSR_AWD2_Pos (Results 1 – 25 of 29) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32f2xx/soc/
Dstm32f215xx.h1624 #define ADC_CSR_AWD2_Pos (8U) macro
1625 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f205xx.h1574 #define ADC_CSR_AWD2_Pos (8U) macro
1575 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f207xx.h1678 #define ADC_CSR_AWD2_Pos (8U) macro
1679 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f217xx.h1728 #define ADC_CSR_AWD2_Pos (8U) macro
1729 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
/hal_stm32-latest/stm32cube/stm32f4xx/soc/
Dstm32f405xx.h1572 #define ADC_CSR_AWD2_Pos (8U) macro
1573 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f415xx.h1646 #define ADC_CSR_AWD2_Pos (8U) macro
1647 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f407xx.h1676 #define ADC_CSR_AWD2_Pos (8U) macro
1677 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f427xx.h1770 #define ADC_CSR_AWD2_Pos (8U) macro
1771 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f446xx.h1693 #define ADC_CSR_AWD2_Pos (8U) macro
1694 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f417xx.h1750 #define ADC_CSR_AWD2_Pos (8U) macro
1751 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f429xx.h1826 #define ADC_CSR_AWD2_Pos (8U) macro
1827 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f439xx.h1902 #define ADC_CSR_AWD2_Pos (8U) macro
1903 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f437xx.h1848 #define ADC_CSR_AWD2_Pos (8U) macro
1849 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
/hal_stm32-latest/stm32cube/stm32f7xx/soc/
Dstm32f723xx.h1702 #define ADC_CSR_AWD2_Pos (8U) macro
1703 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f722xx.h1686 #define ADC_CSR_AWD2_Pos (8U) macro
1687 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f730xx.h1736 #define ADC_CSR_AWD2_Pos (8U) macro
1737 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f733xx.h1736 #define ADC_CSR_AWD2_Pos (8U) macro
1737 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f732xx.h1720 #define ADC_CSR_AWD2_Pos (8U) macro
1721 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f750xx.h1999 #define ADC_CSR_AWD2_Pos (8U) macro
2000 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f745xx.h1869 #define ADC_CSR_AWD2_Pos (8U) macro
1870 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f756xx.h1999 #define ADC_CSR_AWD2_Pos (8U) macro
2000 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f746xx.h1924 #define ADC_CSR_AWD2_Pos (8U) macro
1925 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f765xx.h2026 #define ADC_CSR_AWD2_Pos (8U) macro
2027 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f777xx.h2195 #define ADC_CSR_AWD2_Pos (8U) macro
2196 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */
Dstm32f767xx.h2120 #define ADC_CSR_AWD2_Pos (8U) macro
2121 #define ADC_CSR_AWD2_Msk (0x1UL << ADC_CSR_AWD2_Pos) /*!< 0x00000100 */

12