Home
last modified time | relevance | path

Searched refs:ADC_CFGR2_OSR_Pos (Results 1 – 25 of 27) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/include/
Dstm32mp1xx_ll_adc.h5287 …G(ADCx->CFGR2, (ADC_CFGR2_OVSS | ADC_CFGR2_OSR), (Shift | (((Ratio - 1UL) << ADC_CFGR2_OSR_Pos)))); in LL_ADC_ConfigOverSamplingRatioShift()
5299 …(uint32_t)(READ_BIT(ADCx->CFGR2, ADC_CFGR2_OSR))+(1UL << ADC_CFGR2_OSR_Pos)) >> ADC_CFGR2_OSR_Pos); in LL_ADC_GetOverSamplingRatio()
/hal_stm32-latest/stm32cube/stm32mp1xx/drivers/src/
Dstm32mp1xx_hal_adc_ex.c2012 ((pConfigInjected->InjecOversampling.Ratio - 1UL) << ADC_CFGR2_OSR_Pos) | in HAL_ADCEx_InjectedConfigChannel()
Dstm32mp1xx_hal_adc.c629 … ((hadc->Init.Oversampling.Ratio - 1UL) << ADC_CFGR2_OSR_Pos) | in HAL_ADC_Init()
/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h3564 #define ADC_CFGR2_OSR_Pos (16U) macro
3565 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3567 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3568 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3569 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3570 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3571 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3572 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3573 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3574 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151fxx_cm4.h3582 #define ADC_CFGR2_OSR_Pos (16U) macro
3583 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3585 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3586 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3587 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3588 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3589 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3590 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3591 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3592 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151axx_ca7.h3564 #define ADC_CFGR2_OSR_Pos (16U) macro
3565 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3567 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3568 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3569 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3570 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3571 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3572 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3573 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3574 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151axx_cm4.h3530 #define ADC_CFGR2_OSR_Pos (16U) macro
3531 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3533 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3534 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3535 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3536 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3537 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3538 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3539 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3540 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151dxx_cm4.h3530 #define ADC_CFGR2_OSR_Pos (16U) macro
3531 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3533 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3534 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3535 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3536 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3537 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3538 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3539 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3540 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151cxx_ca7.h3616 #define ADC_CFGR2_OSR_Pos (16U) macro
3617 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3619 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3620 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3621 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3622 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3623 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3624 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3625 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3626 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151cxx_cm4.h3582 #define ADC_CFGR2_OSR_Pos (16U) macro
3583 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3585 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3586 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3587 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3588 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3589 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3590 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3591 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3592 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp151fxx_ca7.h3616 #define ADC_CFGR2_OSR_Pos (16U) macro
3617 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3619 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3620 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3621 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3622 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3623 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3624 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3625 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3626 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153axx_ca7.h3674 #define ADC_CFGR2_OSR_Pos (16U) macro
3675 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3677 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3678 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3679 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3680 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3681 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3682 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3683 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3684 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153axx_cm4.h3640 #define ADC_CFGR2_OSR_Pos (16U) macro
3641 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3643 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3644 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3645 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3646 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3647 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3648 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3649 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3650 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153cxx_ca7.h3726 #define ADC_CFGR2_OSR_Pos (16U) macro
3727 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3729 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3730 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3731 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3732 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3733 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3734 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3735 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3736 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153cxx_cm4.h3692 #define ADC_CFGR2_OSR_Pos (16U) macro
3693 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3695 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3696 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3697 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3698 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3699 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3700 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3701 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3702 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153dxx_ca7.h3674 #define ADC_CFGR2_OSR_Pos (16U) macro
3675 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3677 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3678 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3679 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3680 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3681 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3682 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3683 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3684 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153dxx_cm4.h3640 #define ADC_CFGR2_OSR_Pos (16U) macro
3641 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3643 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3644 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3645 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3646 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3647 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3648 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3649 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3650 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153fxx_ca7.h3726 #define ADC_CFGR2_OSR_Pos (16U) macro
3727 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3729 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3730 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3731 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3732 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3733 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3734 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3735 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3736 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp153fxx_cm4.h3692 #define ADC_CFGR2_OSR_Pos (16U) macro
3693 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3695 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3696 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3697 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3698 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3699 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3700 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3701 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3702 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157axx_ca7.h3789 #define ADC_CFGR2_OSR_Pos (16U) macro
3790 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3792 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3793 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3794 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3795 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3796 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3797 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3798 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3799 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157axx_cm4.h3755 #define ADC_CFGR2_OSR_Pos (16U) macro
3756 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3758 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3759 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3760 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3761 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3762 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3763 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3764 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3765 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157cxx_ca7.h3841 #define ADC_CFGR2_OSR_Pos (16U) macro
3842 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3844 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3845 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3846 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3847 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3848 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3849 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3850 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3851 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157cxx_cm4.h3807 #define ADC_CFGR2_OSR_Pos (16U) macro
3808 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3810 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3811 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3812 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3813 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3814 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3815 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3816 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3817 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157dxx_ca7.h3789 #define ADC_CFGR2_OSR_Pos (16U) macro
3790 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3792 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3793 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3794 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3795 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3796 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3797 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3798 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3799 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]
Dstm32mp157dxx_cm4.h3755 #define ADC_CFGR2_OSR_Pos (16U) macro
3756 #define ADC_CFGR2_OSR_Msk (0x3FFUL << ADC_CFGR2_OSR_Pos) /*!< 0x03FF0000 */
3758 #define ADC_CFGR2_OSR_0 (0x001UL << ADC_CFGR2_OSR_Pos) /*!< 0x00010000 */
3759 #define ADC_CFGR2_OSR_1 (0x002UL << ADC_CFGR2_OSR_Pos) /*!< 0x00020000 */
3760 #define ADC_CFGR2_OSR_2 (0x004UL << ADC_CFGR2_OSR_Pos) /*!< 0x00040000 */
3761 #define ADC_CFGR2_OSR_3 (0x008UL << ADC_CFGR2_OSR_Pos) /*!< 0x00080000 */
3762 #define ADC_CFGR2_OSR_4 (0x010UL << ADC_CFGR2_OSR_Pos) /*!< 0x00100000 */
3763 #define ADC_CFGR2_OSR_5 (0x020UL << ADC_CFGR2_OSR_Pos) /*!< 0x00200000 */
3764 #define ADC_CFGR2_OSR_6 (0x040UL << ADC_CFGR2_OSR_Pos) /*!< 0x00400000 */
3765 #define ADC_CFGR2_OSR_7 (0x080UL << ADC_CFGR2_OSR_Pos) /*!< 0x00800000 */
[all …]

12