Home
last modified time | relevance | path

Searched refs:GTZC_CFGR1_TIM2_Pos (Results 1 – 25 of 27) sorted by relevance

12

/hal_stm32-3.7.0/stm32cube/stm32wbaxx/drivers/include/
Dstm32wbaxx_hal_gtzc.h154 #define GTZC_PERIPH_TIM2 (GTZC_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-3.7.0/stm32cube/stm32l5xx/drivers/include/
Dstm32l5xx_hal_gtzc.h170 #define GTZC_PERIPH_TIM2 (GTZC_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-3.7.0/stm32cube/stm32h5xx/drivers/include/
Dstm32h5xx_hal_gtzc.h183 #define GTZC_PERIPH_TIM2 (GTZC1_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-3.7.0/stm32cube/stm32u5xx/drivers/include/
Dstm32u5xx_hal_gtzc.h190 #define GTZC_PERIPH_TIM2 (GTZC1_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-3.7.0/stm32cube/stm32l5xx/soc/
Dstm32l552xx.h16415 #define GTZC_CFGR1_TIM2_Pos (0U) macro
16416 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos )
16555 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Pos GTZC_CFGR1_TIM2_Pos
16657 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Pos GTZC_CFGR1_TIM2_Pos
16759 #define GTZC_TZIC_IER1_TIM2IE_Pos GTZC_CFGR1_TIM2_Pos
16899 #define GTZC_TZIC_SR1_TIM2F_Pos GTZC_CFGR1_TIM2_Pos
17039 #define GTZC_TZIC_FCR1_TIM2FC_Pos GTZC_CFGR1_TIM2_Pos
Dstm32l562xx.h17154 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17155 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos )
17300 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Pos GTZC_CFGR1_TIM2_Pos
17406 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Pos GTZC_CFGR1_TIM2_Pos
17512 #define GTZC_TZIC_IER1_TIM2IE_Pos GTZC_CFGR1_TIM2_Pos
17658 #define GTZC_TZIC_SR1_TIM2F_Pos GTZC_CFGR1_TIM2_Pos
17804 #define GTZC_TZIC_FCR1_TIM2FC_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-3.7.0/stm32cube/stm32h5xx/soc/
Dstm32h523xx.h15744 #define GTZC_CFGR1_TIM2_Pos (0U) macro
15745 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
15897 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16006 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16114 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16266 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16418 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h562xx.h17040 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17041 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
17231 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17378 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17524 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17714 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17904 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h533xx.h16289 #define GTZC_CFGR1_TIM2_Pos (0U) macro
16290 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
16448 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16561 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16673 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16831 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16989 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h563xx.h19136 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19137 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19333 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19486 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19638 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19834 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20030 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h573xx.h19681 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19682 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19884 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20041 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20197 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20399 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20601 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h503xx.h10836 #define GTZC_CFGR1_TIM2_Pos (0U) macro
10837 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
10947 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-3.7.0/stm32cube/stm32u5xx/soc/
Dstm32u535xx.h17822 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17823 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
17986 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18100 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18214 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18376 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18538 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u545xx.h18374 #define GTZC_CFGR1_TIM2_Pos (0U) macro
18375 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
18546 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18666 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18786 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18956 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19126 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u575xx.h19414 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19415 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19600 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19730 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19860 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20046 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20232 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u585xx.h20024 #define GTZC_CFGR1_TIM2_Pos (0U) macro
20025 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
20220 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20356 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20492 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20688 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20884 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5f7xx.h22180 #define GTZC_CFGR1_TIM2_Pos (0U) macro
22181 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
22398 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22550 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22702 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22920 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23138 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u595xx.h20587 #define GTZC_CFGR1_TIM2_Pos (0U) macro
20588 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
20789 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20929 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21069 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21271 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21473 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5a5xx.h21197 #define GTZC_CFGR1_TIM2_Pos (0U) macro
21198 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
21409 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21555 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21701 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21913 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22125 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u599xx.h24361 #define GTZC_CFGR1_TIM2_Pos (0U) macro
24362 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
24573 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
24723 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
24873 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25085 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25297 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5g7xx.h22790 #define GTZC_CFGR1_TIM2_Pos (0U) macro
22791 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
23018 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23176 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23334 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23562 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23790 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5g9xx.h25931 #define GTZC_CFGR1_TIM2_Pos (0U) macro
25932 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
26161 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26321 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26481 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26711 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26941 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5f9xx.h25321 #define GTZC_CFGR1_TIM2_Pos (0U) macro
25322 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
25541 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25695 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25849 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26069 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26289 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5a9xx.h24971 #define GTZC_CFGR1_TIM2_Pos (0U) macro
24972 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
25193 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25349 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25505 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25727 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25949 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-3.7.0/stm32cube/stm32wbaxx/soc/
Dstm32wba52xx.h5621 #define GTZC_CFGR1_TIM2_Pos GTZC_TZSC_SECCFGR1_TIM2SEC_Pos macro
5622 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)

12