/hal_stm32-3.7.0/stm32cube/stm32wbaxx/soc/ |
D | stm32wba50xx.h | 2214 #define DMA_CCR_RESET_Pos (1U) macro 2215 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32wba52xx.h | 2798 #define DMA_CCR_RESET_Pos (1U) macro 2799 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32wba54xx.h | 2981 #define DMA_CCR_RESET_Pos (1U) macro 2982 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32wba55xx.h | 2981 #define DMA_CCR_RESET_Pos (1U) macro 2982 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
/hal_stm32-3.7.0/stm32cube/stm32h5xx/soc/ |
D | stm32h503xx.h | 3822 #define DMA_CCR_RESET_Pos (1U) macro 3823 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h523xx.h | 5180 #define DMA_CCR_RESET_Pos (1U) macro 5181 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h562xx.h | 5601 #define DMA_CCR_RESET_Pos (1U) macro 5602 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h533xx.h | 5588 #define DMA_CCR_RESET_Pos (1U) macro 5589 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h563xx.h | 7685 #define DMA_CCR_RESET_Pos (1U) macro 7686 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h573xx.h | 8093 #define DMA_CCR_RESET_Pos (1U) macro 8094 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
/hal_stm32-3.7.0/stm32cube/stm32h7rsxx/soc/ |
D | stm32h7r3xx.h | 4974 #define DMA_CCR_RESET_Pos (1U) macro 4975 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h7s3xx.h | 5419 #define DMA_CCR_RESET_Pos (1U) macro 5420 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h7s7xx.h | 5498 #define DMA_CCR_RESET_Pos (1U) macro 5499 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32h7r7xx.h | 5051 #define DMA_CCR_RESET_Pos (1U) macro 5052 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
/hal_stm32-3.7.0/stm32cube/stm32u5xx/soc/ |
D | stm32u535xx.h | 5864 #define DMA_CCR_RESET_Pos (1U) macro 5865 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u545xx.h | 6264 #define DMA_CCR_RESET_Pos (1U) macro 6265 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u575xx.h | 6262 #define DMA_CCR_RESET_Pos (1U) macro 6263 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u585xx.h | 6711 #define DMA_CCR_RESET_Pos (1U) macro 6712 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u5f7xx.h | 6814 #define DMA_CCR_RESET_Pos (1U) macro 6815 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u595xx.h | 6518 #define DMA_CCR_RESET_Pos (1U) macro 6519 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u5a5xx.h | 6967 #define DMA_CCR_RESET_Pos (1U) macro 6968 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u599xx.h | 6806 #define DMA_CCR_RESET_Pos (1U) macro 6807 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u5g7xx.h | 7263 #define DMA_CCR_RESET_Pos (1U) macro 7264 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u5g9xx.h | 7383 #define DMA_CCR_RESET_Pos (1U) macro 7384 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|
D | stm32u5f9xx.h | 6934 #define DMA_CCR_RESET_Pos (1U) macro 6935 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002…
|