Home
last modified time | relevance | path

Searched refs:AHB1PERIPH_BASE_NS (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-3.7.0/stm32cube/stm32u5xx/soc/
Dstm32u5f7xx.h1878 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1948 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1965 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1966 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1967 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1968 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1969 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1970 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1977 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1985 #define JPEG_BASE_NS (AHB1PERIPH_BASE_NS + 0x0A000UL)
[all …]
Dstm32u5g7xx.h1957 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
2027 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
2044 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
2045 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
2046 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
2047 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
2048 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
2049 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
2056 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
2064 #define JPEG_BASE_NS (AHB1PERIPH_BASE_NS + 0x0A000UL)
[all …]
Dstm32u535xx.h1447 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1503 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1520 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1521 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1522 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1523 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1524 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1525 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1532 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1537 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
Dstm32u545xx.h1525 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1581 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1598 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1599 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1600 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1601 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1602 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1603 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1610 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1615 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
Dstm32u575xx.h1662 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1725 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1742 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1743 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1744 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1745 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1746 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1747 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1754 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1760 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
Dstm32u599xx.h1895 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1967 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1984 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1985 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1986 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1987 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1988 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1989 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1996 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
2003 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
Dstm32u5g9xx.h2061 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
2134 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
2151 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
2152 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
2153 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
2154 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
2155 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
2156 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
2163 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
2171 #define JPEG_BASE_NS (AHB1PERIPH_BASE_NS + 0x0A000UL)
[all …]
Dstm32u5f9xx.h1982 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
2055 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
2072 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
2073 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
2074 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
2075 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
2076 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
2077 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
2084 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
2092 #define JPEG_BASE_NS (AHB1PERIPH_BASE_NS + 0x0A000UL)
[all …]
Dstm32u595xx.h1714 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1780 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1797 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1798 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1799 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1800 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1801 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1802 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1809 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1816 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
Dstm32u5a5xx.h1793 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1859 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1876 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1877 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1878 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1879 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1880 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1881 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1888 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1895 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
Dstm32u5a9xx.h1974 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
2046 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
2063 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
2064 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
2065 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
2066 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
2067 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
2068 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
2075 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
2082 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
Dstm32u585xx.h1741 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1804 #define GPDMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1821 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1822 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x01400UL)
1823 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1824 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1825 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1826 #define MDF1_BASE_NS (AHB1PERIPH_BASE_NS + 0x05000UL)
1833 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1839 #define DMA2D_BASE_NS (AHB1PERIPH_BASE_NS + 0x0B000UL)
[all …]
/hal_stm32-3.7.0/stm32cube/stm32h5xx/soc/
Dstm32h503xx.h1188 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1224 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1225 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1226 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1227 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1228 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1229 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1230 #define GTZC_TZSC1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1231 #define GTZC_MPCBB1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12C00UL)
1232 #define GTZC_MPCBB2_BASE_NS (AHB1PERIPH_BASE_NS + 0x13000UL)
[all …]
Dstm32h562xx.h1592 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1655 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1656 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1657 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1658 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1659 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03800UL)
1660 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03C00UL)
1661 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1662 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1663 #define DCACHE1_BASE_NS (AHB1PERIPH_BASE_NS + 0x11400UL)
[all …]
Dstm32h563xx.h1770 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1834 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1835 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1836 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1837 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1838 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03800UL)
1839 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03C00UL)
1840 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1841 #define ETH_BASE_NS (AHB1PERIPH_BASE_NS + 0x8000UL)
1843 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
Dstm32h573xx.h1834 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1898 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1899 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1900 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1901 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1902 #define CORDIC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03800UL)
1903 #define FMAC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03C00UL)
1904 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1905 #define ETH_BASE_NS (AHB1PERIPH_BASE_NS + 0x8000UL)
1907 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
Dstm32h523xx.h1505 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1552 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1553 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1554 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1555 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1556 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1557 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1558 #define DCACHE1_BASE_NS (AHB1PERIPH_BASE_NS + 0x11400UL)
1559 #define GTZC_TZSC1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1560 #define GTZC_TZIC1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12800UL)
[all …]
Dstm32h533xx.h1569 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1616 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1617 #define GPDMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x01000UL)
1618 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1619 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1620 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1621 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1622 #define DCACHE1_BASE_NS (AHB1PERIPH_BASE_NS + 0x11400UL)
1623 #define GTZC_TZSC1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1624 #define GTZC_TZIC1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12800UL)
[all …]
/hal_stm32-3.7.0/stm32cube/stm32l5xx/soc/
Dstm32l552xx.h1354 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1426 #define DMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1427 #define DMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x0400UL)
1428 #define DMAMUX1_BASE_NS (AHB1PERIPH_BASE_NS + 0x0800UL)
1429 #define RCC_BASE_NS (AHB1PERIPH_BASE_NS + 0x1000UL)
1430 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x2000UL)
1431 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x3000UL)
1432 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x4000UL)
1433 #define EXTI_BASE_NS (AHB1PERIPH_BASE_NS + 0xF400UL)
1434 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
Dstm32l562xx.h1428 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1500 #define DMA1_BASE_NS (AHB1PERIPH_BASE_NS)
1501 #define DMA2_BASE_NS (AHB1PERIPH_BASE_NS + 0x0400UL)
1502 #define DMAMUX1_BASE_NS (AHB1PERIPH_BASE_NS + 0x0800UL)
1503 #define RCC_BASE_NS (AHB1PERIPH_BASE_NS + 0x1000UL)
1504 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x2000UL)
1505 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x3000UL)
1506 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x4000UL)
1507 #define EXTI_BASE_NS (AHB1PERIPH_BASE_NS + 0xF400UL)
1508 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
[all …]
/hal_stm32-3.7.0/stm32cube/stm32wbaxx/soc/
Dstm32wba52xx.h1015 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1038 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1039 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1040 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1041 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1042 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1043 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1044 #define GTZC_TZSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1045 #define GTZC_MPCBB1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12C00UL)
1046 #define GTZC_MPCBB2_BASE_NS (AHB1PERIPH_BASE_NS + 0x13000UL)
[all …]
Dstm32wba54xx.h1077 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1103 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1104 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1105 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1106 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1107 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1108 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1109 #define GTZC_TZSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1110 #define GTZC_MPCBB1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12C00UL)
1111 #define GTZC_MPCBB2_BASE_NS (AHB1PERIPH_BASE_NS + 0x13000UL)
[all …]
Dstm32wba55xx.h1077 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
1103 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
1104 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
1105 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
1106 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
1107 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
1108 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)
1109 #define GTZC_TZSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x12400UL)
1110 #define GTZC_MPCBB1_BASE_NS (AHB1PERIPH_BASE_NS + 0x12C00UL)
1111 #define GTZC_MPCBB2_BASE_NS (AHB1PERIPH_BASE_NS + 0x13000UL)
[all …]
Dstm32wba50xx.h917 #define AHB1PERIPH_BASE_NS (PERIPH_BASE_NS + 0x00020000UL) macro
934 #define GPDMA1_BASE_NS AHB1PERIPH_BASE_NS
935 #define FLASH_R_BASE_NS (AHB1PERIPH_BASE_NS + 0x02000UL)
936 #define CRC_BASE_NS (AHB1PERIPH_BASE_NS + 0x03000UL)
937 #define TSC_BASE_NS (AHB1PERIPH_BASE_NS + 0x04000UL)
938 #define RAMCFG_BASE_NS (AHB1PERIPH_BASE_NS + 0x06000UL)
939 #define ICACHE_BASE_NS (AHB1PERIPH_BASE_NS + 0x10400UL)