Home
last modified time | relevance | path

Searched refs:DCMI_DR_BYTE1_Pos (Results 1 – 25 of 91) sorted by relevance

1234

/hal_stm32-3.6.0/stm32cube/stm32l4xx/soc/
Dstm32l4a6xx.h7141 #define DCMI_DR_BYTE1_Pos (8U) macro
7142 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7144 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7145 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7146 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7147 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7148 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7149 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7150 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7151 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l496xx.h6896 #define DCMI_DR_BYTE1_Pos (8U) macro
6897 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
6899 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
6900 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
6901 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
6902 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
6903 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
6904 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
6905 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
6906 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4r5xx.h6828 #define DCMI_DR_BYTE1_Pos (8U) macro
6829 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
6831 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
6832 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
6833 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
6834 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
6835 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
6836 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
6837 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
6838 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4r7xx.h6914 #define DCMI_DR_BYTE1_Pos (8U) macro
6915 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
6917 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
6918 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
6919 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
6920 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
6921 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
6922 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
6923 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
6924 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4s5xx.h7080 #define DCMI_DR_BYTE1_Pos (8U) macro
7081 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7083 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7084 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7085 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7086 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7087 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7088 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7089 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7090 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4s7xx.h7166 #define DCMI_DR_BYTE1_Pos (8U) macro
7167 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7169 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7170 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7171 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7172 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7173 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7174 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7175 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7176 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4p5xx.h7110 #define DCMI_DR_BYTE1_Pos (8U) macro
7111 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7113 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7114 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7115 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7116 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7117 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7118 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7119 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7120 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4q5xx.h7350 #define DCMI_DR_BYTE1_Pos (8U) macro
7351 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7353 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7354 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7355 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7356 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7357 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7358 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7359 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7360 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4r9xx.h6996 #define DCMI_DR_BYTE1_Pos (8U) macro
6997 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
6999 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7000 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7001 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7002 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7003 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7004 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7005 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7006 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
Dstm32l4s9xx.h7248 #define DCMI_DR_BYTE1_Pos (8U) macro
7249 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
7251 #define DCMI_DR_BYTE1_0 (0x01UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000100 */
7252 #define DCMI_DR_BYTE1_1 (0x02UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000200 */
7253 #define DCMI_DR_BYTE1_2 (0x04UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000400 */
7254 #define DCMI_DR_BYTE1_3 (0x08UL << DCMI_DR_BYTE1_Pos) /*!< 0x00000800 */
7255 #define DCMI_DR_BYTE1_4 (0x10UL << DCMI_DR_BYTE1_Pos) /*!< 0x00001000 */
7256 #define DCMI_DR_BYTE1_5 (0x20UL << DCMI_DR_BYTE1_Pos) /*!< 0x00002000 */
7257 #define DCMI_DR_BYTE1_6 (0x40UL << DCMI_DR_BYTE1_Pos) /*!< 0x00004000 */
7258 #define DCMI_DR_BYTE1_7 (0x80UL << DCMI_DR_BYTE1_Pos) /*!< 0x00008000 */
/hal_stm32-3.6.0/stm32cube/stm32f4xx/soc/
Dstm32f407xx.h5795 #define DCMI_DR_BYTE1_Pos (8U) macro
5796 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f427xx.h5886 #define DCMI_DR_BYTE1_Pos (8U) macro
5887 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f417xx.h5974 #define DCMI_DR_BYTE1_Pos (8U) macro
5975 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f446xx.h5963 #define DCMI_DR_BYTE1_Pos (8U) macro
5964 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f437xx.h6078 #define DCMI_DR_BYTE1_Pos (8U) macro
6079 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f439xx.h6132 #define DCMI_DR_BYTE1_Pos (8U) macro
6133 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f429xx.h5945 #define DCMI_DR_BYTE1_Pos (8U) macro
5946 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
/hal_stm32-3.6.0/stm32cube/stm32f2xx/soc/
Dstm32f217xx.h5946 #define DCMI_DR_BYTE1_Pos (8U) macro
5947 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f207xx.h5796 #define DCMI_DR_BYTE1_Pos (8U) macro
5797 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
/hal_stm32-3.6.0/stm32cube/stm32f7xx/soc/
Dstm32f746xx.h6039 #define DCMI_DR_BYTE1_Pos (8U) macro
6040 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f745xx.h5984 #define DCMI_DR_BYTE1_Pos (8U) macro
5985 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f765xx.h6439 #define DCMI_DR_BYTE1_Pos (8U) macro
6440 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f750xx.h6227 #define DCMI_DR_BYTE1_Pos (8U) macro
6228 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f756xx.h6227 #define DCMI_DR_BYTE1_Pos (8U) macro
6228 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */
Dstm32f767xx.h6533 #define DCMI_DR_BYTE1_Pos (8U) macro
6534 #define DCMI_DR_BYTE1_Msk (0xFFUL << DCMI_DR_BYTE1_Pos) /*!< 0x0000FF00 */

1234