Home
last modified time | relevance | path

Searched refs:SPI_RXDR_RXDR_Msk (Results 1 – 25 of 58) sorted by relevance

123

/hal_stm32-3.4.0/stm32cube/stm32h5xx/soc/
Dstm32h503xx.h13188 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
13189 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /*!<Receive Dat…
Dstm32h562xx.h20159 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
20160 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /*!<Receive Dat…
Dstm32h563xx.h22291 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
22292 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /*!<Receive Dat…
Dstm32h573xx.h22892 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
22893 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /*!<Receive Dat…
/hal_stm32-3.4.0/stm32cube/stm32u5xx/soc/
Dstm32u535xx.h20366 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
20367 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
Dstm32u545xx.h20876 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
20877 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
Dstm32u575xx.h23378 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
23379 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
Dstm32u585xx.h23937 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
23938 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
Dstm32u5a5xx.h25244 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
25245 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
Dstm32u595xx.h24685 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF… macro
24686 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data…
/hal_stm32-3.4.0/stm32cube/stm32h7xx/soc/
Dstm32h7a3xxq.h16943 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
16944 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h7a3xx.h16931 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
16932 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h7b0xx.h17411 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
17412 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h7b0xxq.h17423 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
17424 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h7b3xx.h17418 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
17419 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h7b3xxq.h17430 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
17431 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h742xx.h17778 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
17779 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h730xx.h18975 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18976 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h733xx.h18975 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18976 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h735xx.h18987 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18988 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h730xxq.h18987 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18988 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h723xx.h18488 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18489 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h725xx.h18500 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18501 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h745xg.h19061 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
19062 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…
Dstm32h743xx.h18426 #define SPI_RXDR_RXDR_Msk (0xFFFFFFFFUL << SPI_RXDR_RXDR_Pos) /*!< 0xFFFFFFFF */ macro
18427 #define SPI_RXDR_RXDR SPI_RXDR_RXDR_Msk /* Receive Data Regi…

123