Home
last modified time | relevance | path

Searched refs:DPLL0_BASE (Results 1 – 25 of 118) sorted by relevance

12345

/hal_silabs-latest/simplicity_sdk/platform/service/device_manager/devices/
Dsl_device_peripheral_hal_efr32xg22.c75 #if defined(DPLL0_BASE)
77 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg21.c82 #if defined(DPLL0_BASE)
84 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg27.c82 #if defined(DPLL0_BASE)
84 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg29.c82 #if defined(DPLL0_BASE)
84 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg24.c89 #if defined(DPLL0_BASE)
91 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg23.c89 #if defined(DPLL0_BASE)
91 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg28.c89 #if defined(DPLL0_BASE)
91 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg25.c96 #if defined(DPLL0_BASE)
98 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
Dsl_device_peripheral_hal_efr32xg26.c103 #if defined(DPLL0_BASE)
105 const sl_peripheral_val_t sl_peripheral_val_dpll0 = { .base = DPLL0_BASE,
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32MG21/Include/
Defr32mg21a010f1024im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21a010f512im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21a010f768im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21a020f1024im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21a020f512im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21a020f768im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b010f1024im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b010f512im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b010f768im32.h581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
583 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
863 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b020f1024im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b020f512im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Defr32mg21b020f768im32.h583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
585 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
865 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
Drm21z000f1024im32.h579 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
581 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
861 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po…
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32BG22/Include/
Defr32bg22c224f512gn32.h603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
605 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
892 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL…
Defr32bg22c224f512im32.h603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
605 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
892 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL…
Defr32bg22e224f512im40.h617 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */ macro
619 #define DPLL0_BASE (DPLL0_NS_BASE) /* DPLL0 base address */ macro
906 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL…

12345