Home
last modified time | relevance | path

Searched refs:_DMA_CHENC_CH5ENC_DEFAULT (Results 1 – 25 of 35) sorted by relevance

12

/hal_silabs-3.6.0/gecko/Device/SiliconLabs/EFM32HG/Include/
Defm32hg_dma.h428 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
429 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg321f32.h788 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
789 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg321f64.h788 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
789 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg108f32.h834 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
835 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg108f64.h834 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
835 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg308f32.h846 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
847 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
Defm32hg308f64.h846 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mode … macro
847 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shift…
/hal_silabs-3.6.0/gecko/Device/SiliconLabs/EFM32WG/Include/
Defm32wg_dma.h646 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
647 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg360f128.h1083 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1084 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg360f256.h1083 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1084 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg360f64.h1083 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1084 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg940f128.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg940f256.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg940f64.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg942f128.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg942f256.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg942f64.h1176 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1177 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg232f256.h1158 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1159 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg232f64.h1158 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1159 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg330f128.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg330f256.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg330f64.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg332f128.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg332f256.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…
Defm32wg332f64.h1171 #define _DMA_CHENC_CH5ENC_DEFAULT 0x00000000UL /**< Mod… macro
1172 #define DMA_CHENC_CH5ENC_DEFAULT (_DMA_CHENC_CH5ENC_DEFAULT << 5) /**< Shi…

12