| /hal_silabs-3.6.0/gecko/emlib/inc/ |
| D | em_smu.h | 1446 SMU_NS_CFGNS->PPUNSPATD0 = init->ppu.reg[0]; in SMU_Init()
1447 SMU_NS_CFGNS->PPUNSPATD1 = init->ppu.reg[1]; in SMU_Init()
1449 SMU_NS_CFGNS->PPUNSPATD2 = init->ppu.reg[2]; in SMU_Init()
1483 BUS_RegBitWrite(&SMU_NS_CFGNS->PPUNSPATD0, peripheral, privileged); in SMU_SetPrivilegedAccess()
1485 BUS_RegBitWrite(&SMU_NS_CFGNS->PPUNSPATD1, peripheral - 32, privileged); in SMU_SetPrivilegedAccess()
1488 BUS_RegBitWrite(&SMU_NS_CFGNS->PPUNSPATD2, peripheral - 64, privileged); in SMU_SetPrivilegedAccess()
1500 BUS_RegBitWrite(&SMU_NS_CFGNS->PPUNSPATD2, peripheral - 64, privileged); in SMU_SetPrivilegedAccess()
1523 return (SMU_Peripheral_TypeDef)SMU_NS_CFGNS->PPUNSFS; in SMU_GetFaultingPeripheral()
1541 SMU_NS_CFGNS->NSIF_CLR = flags; in SMU_IntClear()
1562 SMU_NS_CFGNS->NSIEN_CLR = flags; in SMU_IntDisable()
[all …]
|
| /hal_silabs-3.6.0/gecko/Device/SiliconLabs/EFR32BG22/Include/ |
| D | efr32bg22c222f352gm40.h | 885 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c222f352gn32.h | 871 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c224f512gm32.h | 871 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c224f512gm40.h | 885 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c224f512gn32.h | 871 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c224f512im32.h | 871 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c224f512im40.h | 885 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c112f352gm32.h | 869 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c112f352gm40.h | 883 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| D | efr32bg22c222f352gm32.h | 871 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_… macro
|
| /hal_silabs-3.6.0/gecko/Device/SiliconLabs/EFR32BG27/Include/ |
| D | efr32bg27c140f768im32.h | 937 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS bas… macro
|
| D | efr32bg27c140f768im40.h | 953 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS bas… macro
|
| D | efr32bg27c230f768im32.h | 932 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS bas… macro
|
| D | efr32bg27c230f768im40.h | 952 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS bas… macro
|
| D | efr32bg27c320f768gj39.h | 938 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS bas… macro
|
| /hal_silabs-3.6.0/gecko/Device/SiliconLabs/EFR32MG24/Include/ |
| D | efr32mg24a020f1024im48.h | 974 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a020f1536gm40.h | 972 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a020f1536gm48.h | 974 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a020f1536im40.h | 972 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a020f1536im48.h | 974 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a020f768im40.h | 972 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a021f1024im40.h | 969 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a110f1024im48.h | 972 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
| D | efr32mg24a110f1536gm48.h | 972 #define SMU_NS_CFGNS ((SMU_CFGNS_TypeDef *) SMU_NS_CFGNS_BASE) /**< SMU_NS_CFGNS … macro
|
