Home
last modified time | relevance | path

Searched refs:_DMA_IFC_CH1DONE_DEFAULT (Results 1 – 25 of 35) sorted by relevance

12

/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32HG/Include/
Defm32hg_dma.h733 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
734 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg321f32.h1093 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1094 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg321f64.h1093 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1094 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg108f32.h1139 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1140 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg108f64.h1139 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1140 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg308f32.h1151 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1152 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
Defm32hg308f64.h1151 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1152 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shifte…
/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32WG/Include/
Defm32wg_dma.h1221 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1222 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg360f128.h1658 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1659 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg360f256.h1658 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1659 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg360f64.h1658 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1659 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg842f128.h1738 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1739 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg840f256.h1738 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1739 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg840f64.h1738 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1739 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg842f256.h1738 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1739 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg330f256.h1746 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg330f64.h1746 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg332f128.h1746 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg332f256.h1746 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg332f64.h1746 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg840f128.h1738 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1739 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg940f128.h1751 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1752 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg940f256.h1751 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1752 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg942f128.h1751 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1752 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…
Defm32wg942f256.h1751 #define _DMA_IFC_CH1DONE_DEFAULT 0x00000000UL /**< Mode… macro
1752 #define DMA_IFC_CH1DONE_DEFAULT (_DMA_IFC_CH1DONE_DEFAULT << 1) /**< Shif…

12