Home
last modified time | relevance | path

Searched refs:_DMA_IFC_CH0DONE_DEFAULT (Results 1 – 25 of 35) sorted by relevance

12

/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32HG/Include/
Defm32hg_dma.h728 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
729 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg321f32.h1088 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1089 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg321f64.h1088 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1089 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg108f32.h1134 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1135 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg108f64.h1134 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1135 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg308f32.h1146 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1147 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
Defm32hg308f64.h1146 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode D… macro
1147 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shifte…
/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32WG/Include/
Defm32wg_dma.h1216 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1217 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg360f128.h1653 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1654 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg360f256.h1653 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1654 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg360f64.h1653 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1654 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg842f128.h1733 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1734 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg840f256.h1733 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1734 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg840f64.h1733 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1734 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg842f256.h1733 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1734 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg330f256.h1741 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1742 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg330f64.h1741 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1742 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg332f128.h1741 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1742 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg332f256.h1741 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1742 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg332f64.h1741 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1742 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg840f128.h1733 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1734 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg940f128.h1746 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg940f256.h1746 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg942f128.h1746 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…
Defm32wg942f256.h1746 #define _DMA_IFC_CH0DONE_DEFAULT 0x00000000UL /**< Mode… macro
1747 #define DMA_IFC_CH0DONE_DEFAULT (_DMA_IFC_CH0DONE_DEFAULT << 0) /**< Shif…

12