Home
last modified time | relevance | path

Searched refs:_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (Results 1 – 25 of 35) sorted by relevance

12

/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32HG/Include/
Defm32hg_dma.h607 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
608 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg321f32.h967 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
968 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg321f64.h967 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
968 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg108f32.h1013 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1014 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg108f64.h1013 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1014 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg308f32.h1025 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1026 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32hg308f64.h1025 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1026 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
/hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFM32WG/Include/
Defm32wg_dma.h975 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
976 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg360f128.h1412 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1413 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg360f256.h1412 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1413 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg360f64.h1412 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1413 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg842f128.h1492 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1493 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg840f256.h1492 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1493 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg840f64.h1492 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1493 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg842f256.h1492 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1493 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg330f256.h1500 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1501 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg330f64.h1500 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1501 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg332f128.h1500 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1501 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg332f256.h1500 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1501 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg332f64.h1500 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1501 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg840f128.h1492 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1493 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg940f128.h1505 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1506 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg940f256.h1505 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1506 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg942f128.h1505 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1506 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…
Defm32wg942f256.h1505 #define _DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT 0x00000000UL … macro
1506 #define DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT (_DMA_CHREQSTATUS_CH5REQSTATUS_DEFAULT << 5…

12