1 /*
2 * Copyright (c) 2020 - 2024 Renesas Electronics Corporation and/or its affiliates
3 *
4 * SPDX-License-Identifier: BSD-3-Clause
5 */
6 
7 /**********************************************************************************************************************
8  * File Name    : sysc_iodefine.h
9  * Version      : 1.00
10  * Description  : IO define file for sysc.
11  *********************************************************************************************************************//* =========================================================================================================================== */
12 
13 /* ================                              Device Specific Cluster Section                              ================ */
14 /* =========================================================================================================================== */
15 
16 /* =========================================================================================================================== */
17 /* ================                            Device Specific Peripheral Section                             ================ */
18 /* =========================================================================================================================== */
19 
20 #ifndef SYSC_IODEFINE_H
21 #define SYSC_IODEFINE_H
22 
23 typedef struct
24 {
25     union
26     {
27         __IOM uint32_t SYS_MSTACCCTL0;
28         struct
29         {
30             __IOM uint32_t DMAC0_AWPU  : 1;
31             __IOM uint32_t DMAC0_AWNS  : 1;
32             uint32_t                   : 1;
33             __IOM uint32_t DMAC0_AWSEL : 1;
34             __IOM uint32_t DMAC0_ARPU  : 1;
35             __IOM uint32_t DMAC0_ARNS  : 1;
36             uint32_t                   : 1;
37             __IOM uint32_t DMAC0_ARSEL : 1;
38             __IM uint32_t  DMAC1_AWPU  : 1;
39             __IM uint32_t  DMAC1_AWNS  : 1;
40             uint32_t                   : 1;
41             __IM uint32_t DMAC1_AWSEL  : 1;
42             __IM uint32_t DMAC1_ARPU   : 1;
43             __IM uint32_t DMAC1_ARNS   : 1;
44             uint32_t                   : 1;
45             __IM uint32_t DMAC1_ARSEL  : 1;
46             uint32_t                   : 16;
47         } SYS_MSTACCCTL0_b;
48     };
49     union
50     {
51         __IOM uint32_t SYS_MSTACCCTL1;
52         struct
53         {
54             __IOM uint32_t SDHI0_AWPU    : 1;
55             __IOM uint32_t SDHI0_AWNS    : 1;
56             uint32_t                     : 1;
57             __IOM uint32_t SDHI0_AWSEL   : 1;
58             __IOM uint32_t SDHI0_ARPU    : 1;
59             __IOM uint32_t SDHI0_ARNS    : 1;
60             uint32_t                     : 1;
61             __IOM uint32_t SDHI0_ARSEL   : 1;
62             __IOM uint32_t SDHI1_AWPU    : 1;
63             __IOM uint32_t SDHI1_AWNS    : 1;
64             uint32_t                     : 1;
65             __IOM uint32_t SDHI1_AWSEL   : 1;
66             __IOM uint32_t SDHI1_ARPU    : 1;
67             __IOM uint32_t SDHI1_ARNS    : 1;
68             uint32_t                     : 1;
69             __IOM uint32_t SDHI1_ARSEL   : 1;
70             __IOM uint32_t GEther0_AWPU  : 1;
71             __IOM uint32_t GEther0_AWNS  : 1;
72             uint32_t                     : 1;
73             __IOM uint32_t GEther0_AWSEL : 1;
74             __IOM uint32_t GEther0_ARPU  : 1;
75             __IOM uint32_t GEther0_ARNS  : 1;
76             uint32_t                     : 1;
77             __IOM uint32_t GEther0_ARSEL : 1;
78             __IOM uint32_t GEther1_AWPU  : 1;
79             __IOM uint32_t GEther1_AWNS  : 1;
80             uint32_t                     : 1;
81             __IOM uint32_t GEther1_AWSEL : 1;
82             __IOM uint32_t GEther1_ARPU  : 1;
83             __IOM uint32_t GEther1_ARNS  : 1;
84             uint32_t                     : 1;
85             __IOM uint32_t GEther1_ARSEL : 1;
86         } SYS_MSTACCCTL1_b;
87     };
88     union
89     {
90         __IOM uint32_t SYS_MSTACCCTL2;
91         struct
92         {
93             __IOM uint32_t USB20H_AWPU  : 1;
94             __IOM uint32_t USB20H_AWNS  : 1;
95             uint32_t                    : 1;
96             __IOM uint32_t USB20H_AWSEL : 1;
97             __IOM uint32_t USB20H_ARPU  : 1;
98             __IOM uint32_t USB20H_ARNS  : 1;
99             uint32_t                    : 1;
100             __IOM uint32_t USB20H_ARSEL : 1;
101             __IOM uint32_t USB20D_AWPU  : 1;
102             __IOM uint32_t USB20D_AWNS  : 1;
103             uint32_t                    : 1;
104             __IOM uint32_t USB20D_AWSEL : 1;
105             __IOM uint32_t USB20D_ARPU  : 1;
106             __IOM uint32_t USB20D_ARNS  : 1;
107             uint32_t                    : 1;
108             __IOM uint32_t USB20D_ARSEL : 1;
109             __IOM uint32_t USB21H_AWPU  : 1;
110             __IOM uint32_t USB21H_AWNS  : 1;
111             uint32_t                    : 1;
112             __IOM uint32_t USB21H_AWSEL : 1;
113             __IOM uint32_t USB21H_ARPU  : 1;
114             __IOM uint32_t USB21H_ARNS  : 1;
115             uint32_t                    : 1;
116             __IOM uint32_t USB21H_ARSEL : 1;
117             uint32_t                    : 8;
118         } SYS_MSTACCCTL2_b;
119     };
120     __IM uint8_t RESERVED[12];
121     union
122     {
123         __IOM uint32_t SYS_MSTACCCTL6;
124         struct
125         {
126             __IOM uint32_t SDHI2_AWPU  : 1;
127             __IOM uint32_t SDHI2_AWNS  : 1;
128             uint32_t                   : 1;
129             __IOM uint32_t SDHI2_AWSEL : 1;
130             __IOM uint32_t SDHI2_ARPU  : 1;
131             __IOM uint32_t SDHI2_ARNS  : 1;
132             uint32_t                   : 1;
133             __IOM uint32_t SDHI2_ARSEL : 1;
134             __IOM uint32_t PCIE_AWPU   : 1;
135             __IOM uint32_t PCIE_AWNS   : 1;
136             uint32_t                   : 1;
137             __IOM uint32_t PCIE_AWSEL  : 1;
138             __IOM uint32_t PCIE_ARPU   : 1;
139             __IOM uint32_t PCIE_ARNS   : 1;
140             uint32_t                   : 1;
141             __IOM uint32_t PCIE_ARSEL  : 1;
142             uint32_t                   : 16;
143         } SYS_MSTACCCTL6_b;
144     };
145     __IM uint8_t RESERVED1[228];
146     union
147     {
148         __IOM uint32_t SYS_SLVACCCTL0;
149         struct
150         {
151             __IOM uint32_t SRAM0_SL : 2;
152             __IOM uint32_t SRAM1_SL : 2;
153             __IOM uint32_t SRAM2_SL : 2;
154             __IOM uint32_t SRAM3_SL : 2;
155             uint32_t                : 24;
156         } SYS_SLVACCCTL0_b;
157     };
158     __IM uint8_t RESERVED2[4];
159     union
160     {
161         __IOM uint32_t SYS_SLVACCCTL2;
162         struct
163         {
164             __IOM uint32_t TZC0_SL : 2;
165             __IOM uint32_t TZC1_SL : 2;
166             __IOM uint32_t TZC2_SL : 2;
167             __IOM uint32_t TZC3_SL : 2;
168             uint32_t               : 2;
169             __IOM uint32_t TZC5_SL : 2;
170             __IOM uint32_t TZC6_SL : 2;
171             uint32_t               : 18;
172         } SYS_SLVACCCTL2_b;
173     };
174     union
175     {
176         __IOM uint32_t SYS_SLVACCCTL3;
177         struct
178         {
179             __IOM uint32_t CST_SL      : 2;
180             __IOM uint32_t CPG_SL      : 2;
181             __IM uint32_t  SYSC_SL     : 2;
182             __IOM uint32_t SYC_SL      : 2;
183             __IOM uint32_t GIC_SL      : 2;
184             __IOM uint32_t IA55IM33_SL : 2;
185             __IOM uint32_t GPIO_SL     : 2;
186             __IOM uint32_t MHU_SL      : 2;
187             uint32_t                   : 16;
188         } SYS_SLVACCCTL3_b;
189     };
190     union
191     {
192         __IOM uint32_t SYS_SLVACCCTL4;
193         struct
194         {
195             __IOM uint32_t DMAC0_SL : 2;
196             __IOM uint32_t DMAC1_SL : 2;
197             __IOM uint32_t OSTM0_SL : 2;
198             __IOM uint32_t OSTM1_SL : 2;
199             __IOM uint32_t OSTM2_SL : 2;
200             __IOM uint32_t OSTM3_SL : 2;
201             __IOM uint32_t OSTM4_SL : 2;
202             __IOM uint32_t OSTM5_SL : 2;
203             __IOM uint32_t OSTM6_SL : 2;
204             __IOM uint32_t OSTM7_SL : 2;
205             __IOM uint32_t WDT0_SL  : 2;
206             __IOM uint32_t WDT1_SL  : 2;
207             __IOM uint32_t WDT2_SL  : 2;
208             uint32_t                : 2;
209             __IOM uint32_t RTC_SL   : 2;
210             uint32_t                : 2;
211         } SYS_SLVACCCTL4_b;
212     };
213     union
214     {
215         __IOM uint32_t SYS_SLVACCCTL5;
216         struct
217         {
218             __IOM uint32_t MTU3A_SL : 2;
219             __IOM uint32_t POE3_SL  : 2;
220             __IOM uint32_t GPT_SL   : 2;
221             __IOM uint32_t POEG_SL  : 2;
222             __IOM uint32_t DDR_SL   : 2;
223             __IOM uint32_t XSPI_SL  : 2;
224             __IOM uint32_t OCTA_SL  : 2;
225             uint32_t                : 18;
226         } SYS_SLVACCCTL5_b;
227     };
228     union
229     {
230         __IOM uint32_t SYS_SLVACCCTL6;
231         struct
232         {
233             __IOM uint32_t USBT_SL   : 2;
234             __IOM uint32_t USBT20_SL : 2;
235             __IOM uint32_t USBT21_SL : 2;
236             __IOM uint32_t SDHI0_SL  : 2;
237             __IOM uint32_t SDHI1_SL  : 2;
238             __IOM uint32_t SDHI2_SL  : 2;
239             __IOM uint32_t ETH0_SL   : 2;
240             __IOM uint32_t ETH1_SL   : 2;
241             __IOM uint32_t PCIE_SL   : 2;
242             uint32_t                 : 14;
243         } SYS_SLVACCCTL6_b;
244     };
245     union
246     {
247         __IOM uint32_t SYS_SLVACCCTL7;
248         struct
249         {
250             __IOM uint32_t I2C0_SL  : 2;
251             __IOM uint32_t I2C1_SL  : 2;
252             __IOM uint32_t I2C2_SL  : 2;
253             __IOM uint32_t I2C3_SL  : 2;
254             __IOM uint32_t I3C_SL   : 2;
255             __IOM uint32_t CANFD_SL : 2;
256             __IOM uint32_t RSPI0_SL : 2;
257             __IOM uint32_t RSPI1_SL : 2;
258             __IOM uint32_t RSPI2_SL : 2;
259             __IOM uint32_t RSPI3_SL : 2;
260             __IOM uint32_t RSPI4_SL : 2;
261             uint32_t                : 10;
262         } SYS_SLVACCCTL7_b;
263     };
264     union
265     {
266         __IOM uint32_t SYS_SLVACCCTL8;
267         struct
268         {
269             __IOM uint32_t SCIF0_SL : 2;
270             __IOM uint32_t SCIF1_SL : 2;
271             __IOM uint32_t SCIF2_SL : 2;
272             __IOM uint32_t SCIF3_SL : 2;
273             __IOM uint32_t SCIF4_SL : 2;
274             __IOM uint32_t SCIF5_SL : 2;
275             __IOM uint32_t SCI0_SL  : 2;
276             __IOM uint32_t SCI1_SL  : 2;
277             __IOM uint32_t IRDA_SL  : 2;
278             uint32_t                : 14;
279         } SYS_SLVACCCTL8_b;
280     };
281     union
282     {
283         __IOM uint32_t SYS_SLVACCCTL9;
284         struct
285         {
286             __IOM uint32_t SSIF0_SL : 2;
287             __IOM uint32_t SSIF1_SL : 2;
288             __IOM uint32_t SSIF2_SL : 2;
289             __IOM uint32_t SSIF3_SL : 2;
290             __IOM uint32_t SRC_SL   : 2;
291             __IOM uint32_t SPDIF_SL : 2;
292             __IOM uint32_t PDM_SL   : 2;
293             uint32_t                : 18;
294         } SYS_SLVACCCTL9_b;
295     };
296     union
297     {
298         __IOM uint32_t SYS_SLVACCCTL10;
299         struct
300         {
301             __IOM uint32_t ADC_SL : 2;
302             __IOM uint32_t TSU_SL : 2;
303             uint32_t              : 28;
304         } SYS_SLVACCCTL10_b;
305     };
306     union
307     {
308         __IOM uint32_t SYS_SLVACCCTL11;
309         struct
310         {
311             uint32_t                : 2;
312             __IOM uint32_t OTP_SL   : 2;
313             uint32_t                : 6;
314             __IOM uint32_t VBATT_SL : 2;
315             uint32_t                : 20;
316         } SYS_SLVACCCTL11_b;
317     };
318     union
319     {
320         __IOM uint32_t SYS_SLVACCCTL12;
321         struct
322         {
323             __IOM uint32_t CA55_SL    : 2;
324             __IOM uint32_t CM33_SL    : 2;
325             __IOM uint32_t CM33FPU_SL : 2;
326             uint32_t                  : 26;
327         } SYS_SLVACCCTL12_b;
328     };
329     __IM uint8_t RESERVED3[4];
330     union
331     {
332         __IOM uint32_t SYS_SLVACCCTL14;
333         struct
334         {
335             __IOM uint32_t LSI_SL : 2;
336             uint32_t              : 30;
337         } SYS_SLVACCCTL14_b;
338     };
339     __IM uint8_t RESERVED4[4];
340     union
341     {
342         __IOM uint32_t SYS_SLVACCCTL16;
343         struct
344         {
345             __IOM uint32_t AOF_SL : 2;
346             uint32_t              : 30;
347         } SYS_SLVACCCTL16_b;
348     };
349     union
350     {
351         __IOM uint32_t SYS_SLVACCCTL17;
352         struct
353         {
354             __IOM uint32_t LP_SL : 2;
355             uint32_t             : 30;
356         } SYS_SLVACCCTL17_b;
357     };
358     union
359     {
360         __IOM uint32_t SYS_SLVACCCTL18;
361         struct
362         {
363             __IOM uint32_t GPREG_SL : 2;
364             uint32_t                : 30;
365         } SYS_SLVACCCTL18_b;
366     };
367     __IM uint8_t RESERVED5[4];
368     union
369     {
370         __IOM uint32_t SYS_SLVACCCTL20;
371         struct
372         {
373             __IOM uint32_t IPCONT_SL : 2;
374             uint32_t                 : 30;
375         } SYS_SLVACCCTL20_b;
376     };
377     __IM uint8_t RESERVED6[172];
378     union
379     {
380         __IOM uint32_t SYS_RAM0_ECC;
381         struct
382         {
383             __IOM uint32_t VECCEN : 1;
384             uint32_t              : 31;
385         } SYS_RAM0_ECC_b;
386     };
387     union
388     {
389         __IOM uint32_t SYS_RAM0_EN;
390         struct
391         {
392             __IOM uint32_t VCEN  : 1;
393             __IOM uint32_t VLWEN : 1;
394             uint32_t             : 30;
395         } SYS_RAM0_EN_b;
396     };
397     __IM uint8_t RESERVED7[8];
398     union
399     {
400         __IOM uint32_t SYS_RAM1_ECC;
401         struct
402         {
403             __IOM uint32_t VECCEN : 1;
404             uint32_t              : 31;
405         } SYS_RAM1_ECC_b;
406     };
407     union
408     {
409         __IOM uint32_t SYS_RAM1_EN;
410         struct
411         {
412             __IOM uint32_t VCEN  : 1;
413             __IOM uint32_t VLWEN : 1;
414             uint32_t             : 30;
415         } SYS_RAM1_EN_b;
416     };
417     __IM uint8_t RESERVED8[8];
418     union
419     {
420         __IOM uint32_t SYS_RAM2_ECC;
421         struct
422         {
423             __IOM uint32_t VECCEN : 1;
424             uint32_t              : 31;
425         } SYS_RAM2_ECC_b;
426     };
427     union
428     {
429         __IOM uint32_t SYS_RAM2_EN;
430         struct
431         {
432             __IOM uint32_t VCEN  : 1;
433             __IOM uint32_t VLWEN : 1;
434             uint32_t             : 30;
435         } SYS_RAM2_EN_b;
436     };
437     __IM uint8_t RESERVED9[8];
438     union
439     {
440         __IOM uint32_t SYS_RAM3_ECC;
441         struct
442         {
443             __IOM uint32_t VECCEN : 1;
444             uint32_t              : 31;
445         } SYS_RAM3_ECC_b;
446     };
447     union
448     {
449         __IOM uint32_t SYS_RAM3_EN;
450         struct
451         {
452             __IOM uint32_t VCEN  : 1;
453             __IOM uint32_t VLWEN : 1;
454             uint32_t             : 30;
455         } SYS_RAM3_EN_b;
456     };
457     __IM uint8_t RESERVED10[24];
458     union
459     {
460         __IOM uint32_t SYS_WDT0_CTRL;
461         struct
462         {
463             __IOM uint32_t WDTSTOP     : 1;
464             uint32_t                   : 15;
465             __IOM uint32_t WDTSTOPMASK : 1;
466             uint32_t                   : 15;
467         } SYS_WDT0_CTRL_b;
468     };
469     __IM uint8_t RESERVED11[12];
470     union
471     {
472         __IOM uint32_t SYS_WDT1_CTRL;
473         struct
474         {
475             __IOM uint32_t WDTSTOP     : 1;
476             uint32_t                   : 15;
477             __IOM uint32_t WDTSTOPMASK : 1;
478             uint32_t                   : 15;
479         } SYS_WDT1_CTRL_b;
480     };
481     __IM uint8_t RESERVED12[12];
482     union
483     {
484         __IOM uint32_t SYS_WDT2_CTRL;
485         struct
486         {
487             __IOM uint32_t WDTSTOP     : 1;
488             uint32_t                   : 15;
489             __IOM uint32_t WDTSTOPMASK : 1;
490             uint32_t                   : 15;
491         } SYS_WDT2_CTRL_b;
492     };
493     __IM uint8_t RESERVED13[144];
494     union
495     {
496         __IOM uint32_t SYS_DDR_MCAR_CTRL;
497         struct
498         {
499             uint32_t                 : 16;
500             __IOM uint32_t MCAR_CTRL : 1;
501             uint32_t                 : 15;
502         } SYS_DDR_MCAR_CTRL_b;
503     };
504     __IM uint8_t RESERVED14[64];
505     union
506     {
507         __IOM uint32_t SYS_XSPI_MAP_STAADD_CS0;
508         struct
509         {
510             __IOM uint32_t MAP_STAADD_CS0 : 32;
511         } SYS_XSPI_MAP_STAADD_CS0_b;
512     };
513     union
514     {
515         __IOM uint32_t SYS_XSPI_MAP_ENDADD_CS0;
516         struct
517         {
518             __IOM uint32_t MAP_ENDADD_CS0 : 32;
519         } SYS_XSPI_MAP_ENDADD_CS0_b;
520     };
521     union
522     {
523         __IOM uint32_t SYS_XSPI_MAP_STAADD_CS1;
524         struct
525         {
526             __IOM uint32_t MAP_STAADD_CS0 : 1;
527             __IOM uint32_t MAP_STAADD_CS1 : 31;
528         } SYS_XSPI_MAP_STAADD_CS1_b;
529     };
530     union
531     {
532         __IOM uint32_t SYS_XSPI_MAP_ENDADD_CS1;
533         struct
534         {
535             __IOM uint32_t MAP_ENDADD_CS0 : 1;
536             __IOM uint32_t MAP_ENDADD_CS1 : 31;
537         } SYS_XSPI_MAP_ENDADD_CS1_b;
538     };
539     __IM uint8_t RESERVED15[40];
540     union
541     {
542         __IM uint32_t SYS_GETH0_CFG;
543         struct
544         {
545             uint32_t                      : 24;
546             __IM uint32_t FEC_GIGA_ENABLE : 1;
547             uint32_t                      : 7;
548         } SYS_GETH0_CFG_b;
549     };
550     __IM uint8_t RESERVED16[12];
551     union
552     {
553         __IM uint32_t SYS_GETH1_CFG;
554         struct
555         {
556             uint32_t                      : 24;
557             __IM uint32_t FEC_GIGA_ENABLE : 1;
558             uint32_t                      : 7;
559         } SYS_GETH1_CFG_b;
560     };
561     __IM uint8_t RESERVED17[12];
562     union
563     {
564         __IOM uint32_t SYS_PCIE_CFG;
565         struct
566         {
567             uint32_t                      : 8;
568             __IOM uint32_t ALLOW_ENTER_L1 : 1;
569             uint32_t                      : 23;
570         } SYS_PCIE_CFG_b;
571     };
572     union
573     {
574         __IM uint32_t SYS_PCIE_MON;
575         struct
576         {
577             __IM uint32_t PMU_POWEROFF   : 1;
578             __IM uint32_t CLKL1PM_REQ    : 1;
579             uint32_t                     : 2;
580             __IM uint32_t D_STATE_OUT_F0 : 2;
581             uint32_t                     : 26;
582         } SYS_PCIE_MON_b;
583     };
584     __IM uint8_t RESERVED18[4];
585     union
586     {
587         __IM uint32_t SYS_PCIE_ERR_MON;
588         struct
589         {
590             __IM uint32_t ERR_COR_DETECTED_F0      : 1;
591             __IM uint32_t ERR_NONFATAL_DETECTED_F0 : 1;
592             __IM uint32_t ERR_FATAL_DETECTED_F0    : 1;
593             uint32_t                               : 29;
594         } SYS_PCIE_ERR_MON_b;
595     };
596     __IM uint8_t RESERVED19[4];
597     union
598     {
599         __IOM uint32_t SYS_PCIE_PHY;
600         struct
601         {
602             __IOM uint32_t MODE_RXTERMINATION : 1;
603             uint32_t                          : 31;
604         } SYS_PCIE_PHY_b;
605     };
606     __IM uint8_t RESERVED20[72];
607     union
608     {
609         __IOM uint32_t SYS_I2C0_CFG;
610         struct
611         {
612             __IOM uint32_t af_bypass : 1;
613             uint32_t                 : 31;
614         } SYS_I2C0_CFG_b;
615     };
616     __IM uint8_t RESERVED21[12];
617     union
618     {
619         __IOM uint32_t SYS_I2C1_CFG;
620         struct
621         {
622             __IOM uint32_t af_bypass : 1;
623             uint32_t                 : 31;
624         } SYS_I2C1_CFG_b;
625     };
626     __IM uint8_t RESERVED22[12];
627     union
628     {
629         __IOM uint32_t SYS_I2C2_CFG;
630         struct
631         {
632             __IOM uint32_t af_bypass : 1;
633             uint32_t                 : 31;
634         } SYS_I2C2_CFG_b;
635     };
636     __IM uint8_t RESERVED23[12];
637     union
638     {
639         __IOM uint32_t SYS_I2C3_CFG;
640         struct
641         {
642             __IOM uint32_t af_bypass : 1;
643             uint32_t                 : 31;
644         } SYS_I2C3_CFG_b;
645     };
646     __IM uint8_t RESERVED24[12];
647     union
648     {
649         __IOM uint32_t SYS_I3C_CFG;
650         struct
651         {
652             __IOM uint32_t af_bypass : 1;
653             uint32_t                 : 31;
654         } SYS_I3C_CFG_b;
655     };
656     __IM uint8_t RESERVED25[980];
657     union
658     {
659         __IOM uint32_t SYS_CA55_CFG_RVAL0;
660         struct
661         {
662             uint32_t                   : 2;
663             __IOM uint32_t RVBARADDRL0 : 30;
664         } SYS_CA55_CFG_RVAL0_b;
665     };
666     union
667     {
668         __IOM uint32_t SYS_CA55_CFG_RVAH0;
669         struct
670         {
671             __IOM uint32_t RVBARADDRH0 : 8;
672             uint32_t                   : 24;
673         } SYS_CA55_CFG_RVAH0_b;
674     };
675     __IM uint8_t RESERVED26[36];
676     union
677     {
678         __IOM uint32_t SYS_CM33_CFG0;
679         struct
680         {
681             __IOM uint32_t CONFIGSSYSTICK : 26;
682             uint32_t                      : 6;
683         } SYS_CM33_CFG0_b;
684     };
685     union
686     {
687         __IOM uint32_t SYS_CM33_CFG1;
688         struct
689         {
690             __IOM uint32_t CONFIGNSSYSTICK : 26;
691             uint32_t                       : 6;
692         } SYS_CM33_CFG1_b;
693     };
694     union
695     {
696         __IOM uint32_t SYS_CM33_CFG2;
697         struct
698         {
699             uint32_t                 : 7;
700             __IOM uint32_t INITSVTOR : 25;
701         } SYS_CM33_CFG2_b;
702     };
703     union
704     {
705         __IOM uint32_t SYS_CM33_CFG3;
706         struct
707         {
708             uint32_t                  : 7;
709             __IOM uint32_t INITNSVTOR : 25;
710         } SYS_CM33_CFG3_b;
711     };
712     union
713     {
714         __IOM uint32_t SYS_CM33_LOCK;
715         struct
716         {
717             __IOM uint32_t LOCKSVTAIRCR : 1;
718             __IOM uint32_t LOCKNSVTOR   : 1;
719             uint32_t                    : 30;
720         } SYS_CM33_LOCK_b;
721     };
722     __IM uint8_t RESERVED27[44];
723     union
724     {
725         __IOM uint32_t SYS_CM33FPU_CFG0;
726         struct
727         {
728             __IOM uint32_t CONFIGSSYSTICK : 26;
729             uint32_t                      : 6;
730         } SYS_CM33FPU_CFG0_b;
731     };
732     union
733     {
734         __IOM uint32_t SYS_CM33FPU_CFG1;
735         struct
736         {
737             __IOM uint32_t CONFIGNSSYSTICK : 26;
738             uint32_t                       : 6;
739         } SYS_CM33FPU_CFG1_b;
740     };
741     union
742     {
743         __IOM uint32_t SYS_CM33FPU_CFG2;
744         struct
745         {
746             uint32_t                 : 6;
747             __IOM uint32_t INITSVTOR : 26;
748         } SYS_CM33FPU_CFG2_b;
749     };
750     union
751     {
752         __IOM uint32_t SYS_CM33FPU_CFG3;
753         struct
754         {
755             uint32_t                  : 6;
756             __IOM uint32_t INITNSVTOR : 26;
757         } SYS_CM33FPU_CFG3_b;
758     };
759     union
760     {
761         __IOM uint32_t SYS_CM33FPU_LOCK;
762         struct
763         {
764             __IOM uint32_t LOCKSVTAIRCR : 1;
765             __IOM uint32_t LOCKNSVTOR   : 1;
766             uint32_t                    : 30;
767         } SYS_CM33FPU_LOCK_b;
768     };
769     __IM uint8_t RESERVED28[360];
770     union
771     {
772         __IM uint32_t SYS_LSI_MODE;
773         struct
774         {
775             __IM uint32_t STAT_BOOTCPUSEL : 1;
776             uint32_t                      : 3;
777             __IM uint32_t STAT_MD_BOOT    : 3;
778             uint32_t                      : 2;
779             __IM uint32_t STAT_DEBUGEN    : 1;
780             uint32_t                      : 2;
781             __IM uint32_t STAT_MD_CLKS    : 1;
782             __IM uint32_t STAT_MD_BYPASS  : 1;
783             uint32_t                      : 2;
784             __IM uint32_t STAT_SEC_EN     : 1;
785             uint32_t                      : 15;
786         } SYS_LSI_MODE_b;
787     };
788     union
789     {
790         __IM uint32_t SYS_LSI_DEVID;
791         struct
792         {
793             uint32_t : 32;
794         } SYS_LSI_DEVID_b;
795     };
796     __IM uint32_t SYS_LSI_PRR;
797     __IM uint8_t  RESERVED29[500];
798     union
799     {
800         __IOM uint32_t SYS_AOF0;
801         struct
802         {
803             __IOM uint32_t OFS00_SXSDHI_0 : 4;
804             __IOM uint32_t OFS01_SXSDHI_0 : 4;
805             __IOM uint32_t OFS10_SXSDHI_0 : 4;
806             __IOM uint32_t OFS11_SXSDHI_0 : 4;
807             __IOM uint32_t OFS00_SXSDHI_1 : 4;
808             __IOM uint32_t OFS01_SXSDHI_1 : 4;
809             __IOM uint32_t OFS10_SXSDHI_1 : 4;
810             __IOM uint32_t OFS11_SXSDHI_1 : 4;
811         } SYS_AOF0_b;
812     };
813     union
814     {
815         __IOM uint32_t SYS_AOF1;
816         struct
817         {
818             __IOM uint32_t OFS00_SXGIGE_0 : 4;
819             __IOM uint32_t OFS01_SXGIGE_0 : 4;
820             __IOM uint32_t OFS10_SXGIGE_0 : 4;
821             __IOM uint32_t OFS11_SXGIGE_0 : 4;
822             __IOM uint32_t OFS00_SXGIGE_1 : 4;
823             __IOM uint32_t OFS01_SXGIGE_1 : 4;
824             __IOM uint32_t OFS10_SXGIGE_1 : 4;
825             __IOM uint32_t OFS11_SXGIGE_1 : 4;
826         } SYS_AOF1_b;
827     };
828     union
829     {
830         __IOM uint32_t SYS_AOF2;
831         struct
832         {
833             __IOM uint32_t OFS00_SXUSB2_0_H : 4;
834             __IOM uint32_t OFS01_SXUSB2_0_H : 4;
835             __IOM uint32_t OFS10_SXUSB2_0_H : 4;
836             __IOM uint32_t OFS11_SXUSB2_0_H : 4;
837             __IOM uint32_t OFS00_SXUSB2_1   : 4;
838             __IOM uint32_t OFS01_SXUSB2_1   : 4;
839             __IOM uint32_t OFS10_SXUSB2_1   : 4;
840             __IOM uint32_t OFS11_SXUSB2_1   : 4;
841         } SYS_AOF2_b;
842     };
843     union
844     {
845         __IOM uint32_t SYS_AOF3;
846         struct
847         {
848             __IOM uint32_t OFS00_SXUSB2_0_F : 4;
849             __IOM uint32_t OFS01_SXUSB2_0_F : 4;
850             __IOM uint32_t OFS10_SXUSB2_0_F : 4;
851             __IOM uint32_t OFS11_SXUSB2_0_F : 4;
852             uint32_t                        : 16;
853         } SYS_AOF3_b;
854     };
855     __IM uint8_t RESERVED30[8];
856     union
857     {
858         __IOM uint32_t SYS_AOF6;
859         struct
860         {
861             __IOM uint32_t OFS00_SXDMAC_S  : 4;
862             __IOM uint32_t OFS01_SXDMAC_S  : 4;
863             __IOM uint32_t OFS10_SXDMAC_S  : 4;
864             __IOM uint32_t OFS11_SXDMAC_S  : 4;
865             __IOM uint32_t OFS00_SXDMAC_NS : 4;
866             __IOM uint32_t OFS01_SXDMAC_NS : 4;
867             __IOM uint32_t OFS10_SXDMAC_NS : 4;
868             __IOM uint32_t OFS11_SXDMAC_NS : 4;
869         } SYS_AOF6_b;
870     };
871     __IM uint8_t RESERVED31[8];
872     union
873     {
874         __IOM uint32_t SYS_AOF9;
875         struct
876         {
877             __IOM uint32_t OFS00_SXSDHI_2 : 4;
878             __IOM uint32_t OFS01_SXDMAC_S : 4;
879             __IOM uint32_t OFS10_SXDMAC_S : 4;
880             __IOM uint32_t OFS11_SXDMAC_S : 4;
881             uint32_t                      : 16;
882         } SYS_AOF9_b;
883     };
884     __IM uint8_t RESERVED32[220];
885     union
886     {
887         __IOM uint32_t SYS_LP_CTL1;
888         struct
889         {
890             uint32_t                        : 8;
891             __IOM uint32_t CA55SLEEP_REQ    : 1;
892             uint32_t                        : 3;
893             __IOM uint32_t CM33SLEEP_REQ    : 1;
894             __IOM uint32_t CM33FPUSLEEP_REQ : 1;
895             uint32_t                        : 10;
896             __IOM uint32_t CA55SLEEP_ACK    : 1;
897             uint32_t                        : 3;
898             __IOM uint32_t CM33SLEEP_ACK    : 1;
899             __IOM uint32_t CM33FPUSLEEP_ACK : 1;
900             uint32_t                        : 2;
901         } SYS_LP_CTL1_b;
902     };
903     union
904     {
905         __IOM uint32_t SYS_LP_CTL2;
906         struct
907         {
908             __IOM uint32_t CA55_STBYCTL : 1;
909             uint32_t                    : 31;
910         } SYS_LP_CTL2_b;
911     };
912     __IM uint8_t RESERVED33[8];
913     union
914     {
915         __IOM uint32_t SYS_LP_CTL5;
916         struct
917         {
918             uint32_t                      : 1;
919             __IOM uint32_t ASCLKQDENY_F   : 1;
920             __IOM uint32_t AMCLKQDENY_F   : 1;
921             uint32_t                      : 5;
922             __IOM uint32_t CA55SLEEP0_F   : 1;
923             uint32_t                      : 1;
924             __IOM uint32_t CM33SLEEP_F    : 1;
925             __IOM uint32_t CM33FPUSLEEP_F : 1;
926             uint32_t                      : 20;
927         } SYS_LP_CTL5_b;
928     };
929     union
930     {
931         __IOM uint32_t SYS_LP_CTL6;
932         struct
933         {
934             uint32_t                      : 1;
935             __IOM uint32_t ASCLKQDENY_E   : 1;
936             __IOM uint32_t AMCLKQDENY_E   : 1;
937             uint32_t                      : 5;
938             __IOM uint32_t CA55SLEEP0_E   : 1;
939             uint32_t                      : 1;
940             __IOM uint32_t CM33SLEEP_E    : 1;
941             __IOM uint32_t CM33FPUSLEEP_E : 1;
942             uint32_t                      : 20;
943         } SYS_LP_CTL6_b;
944     };
945     union
946     {
947         __IOM uint32_t SYS_LP_CTL7;
948         struct
949         {
950             __IOM uint32_t IM33_MASK    : 1;
951             __IOM uint32_t IM33FPU_MASK : 1;
952             uint32_t                    : 30;
953         } SYS_LP_CTL7_b;
954     };
955     __IM uint8_t RESERVED34[4];
956     union
957     {
958         __IM uint32_t SYS_LP_CM33CTL0;
959         struct
960         {
961             __IM uint32_t SLEEPMODE   : 1;
962             uint32_t                  : 3;
963             __IM uint32_t SLEEPDEEP   : 1;
964             uint32_t                  : 4;
965             __IM uint32_t SYSRESETREQ : 1;
966             uint32_t                  : 22;
967         } SYS_LP_CM33CTL0_b;
968     };
969     __IM uint8_t RESERVED35[16];
970     union
971     {
972         __IM uint32_t SYS_LP_CA55CK_CTL1;
973         struct
974         {
975             uint32_t                     : 1;
976             __IM uint32_t ASCLKQACTIVE   : 1;
977             __IM uint32_t AMCLKQACTIVE   : 1;
978             uint32_t                     : 5;
979             __IM uint32_t PCLKQACTIVE    : 1;
980             __IM uint32_t ATCLKQACTIVE   : 1;
981             __IM uint32_t GICCLKQACTIVE  : 1;
982             __IM uint32_t PDBGCLKQACTIVE : 1;
983             uint32_t                     : 20;
984         } SYS_LP_CA55CK_CTL1_b;
985     };
986     union
987     {
988         __IOM uint32_t SYS_LP_CA55CK_CTL2;
989         struct
990         {
991             uint32_t                    : 1;
992             __IOM uint32_t ASCLKQREQn   : 1;
993             __IOM uint32_t AMCLKQREQn   : 1;
994             uint32_t                    : 5;
995             __IOM uint32_t PCLKQREQn    : 1;
996             __IOM uint32_t ATCLKQREQn   : 1;
997             __IOM uint32_t GICCLKQAREQn : 1;
998             __IOM uint32_t PDBGCLKQREQn : 1;
999             uint32_t                    : 20;
1000         } SYS_LP_CA55CK_CTL2_b;
1001     };
1002     union
1003     {
1004         __IM uint32_t SYS_LP_CA55CK_CTL3;
1005         struct
1006         {
1007             __IM uint32_t CA55_COREINSTRRUN0 : 1;
1008             __IM uint32_t ASCLKQACCEPTn      : 1;
1009             __IM uint32_t AMCLKQACCEPTn      : 1;
1010             uint32_t                         : 5;
1011             __IM uint32_t PCLKQACCEPTn       : 1;
1012             __IM uint32_t ATCLKQACCEPTn      : 1;
1013             __IM uint32_t GICCLKQACCEPTn     : 1;
1014             __IM uint32_t PDBGCLKQACCEPTn    : 1;
1015             uint32_t                         : 5;
1016             __IM uint32_t ASCLKQDENY         : 1;
1017             __IM uint32_t AMCLKQDENY         : 1;
1018             uint32_t                         : 5;
1019             __IM uint32_t PCLKQDENY          : 1;
1020             __IM uint32_t ATCLKQDENY         : 1;
1021             __IM uint32_t GICCLKQDENY        : 1;
1022             __IM uint32_t PDBGCLKQDENY       : 1;
1023             uint32_t                         : 4;
1024         } SYS_LP_CA55CK_CTL3_b;
1025     };
1026     __IM uint8_t RESERVED36[16];
1027     union
1028     {
1029         __IM uint32_t SYS_LP_CM33FPUCTL0;
1030         struct
1031         {
1032             __IM uint32_t SLEEPMODE   : 1;
1033             uint32_t                  : 3;
1034             __IM uint32_t SLEEPDEEP   : 1;
1035             uint32_t                  : 4;
1036             __IM uint32_t SYSRESETREQ : 1;
1037             uint32_t                  : 22;
1038         } SYS_LP_CM33FPUCTL0_b;
1039     };
1040     __IM uint8_t RESERVED37[8];
1041     union
1042     {
1043         __IOM uint32_t SYS_PD_ISO_CTRL;
1044         struct
1045         {
1046             __IOM uint32_t PD_ISOVCC_ISOEN : 1;
1047             uint32_t                       : 31;
1048         } SYS_PD_ISO_CTRL_b;
1049     };
1050     __IM uint8_t RESERVED38[4];
1051     union
1052     {
1053         __IOM uint32_t PWRDN_DDRPHY_CTRL;
1054         struct
1055         {
1056             __IOM uint32_t DDRPHY_CTRL1_EN : 1;
1057             __IOM uint32_t DDRPHY_CTRL1    : 1;
1058             uint32_t                       : 2;
1059             __IOM uint32_t DDRPHY_CTRL2_EN : 1;
1060             __IOM uint32_t DDRPHY_CTRL2    : 1;
1061             uint32_t                       : 2;
1062             __IOM uint32_t DDRPHY_CTRL3_EN : 1;
1063             __IOM uint32_t DDRPHY_CTRL3    : 1;
1064             uint32_t                       : 22;
1065         } PWRDN_DDRPHY_CTRL_b;
1066     };
1067     union
1068     {
1069         __IOM uint32_t ISO_IOBUF_SE18_CTRL;
1070         struct
1071         {
1072             __IOM uint32_t ISO_IOBUF_SE18 : 1;
1073             uint32_t                      : 31;
1074         } ISO_IOBUF_SE18_CTRL_b;
1075     };
1076     union
1077     {
1078         __IOM uint32_t SYS_USB_PWRRDY;
1079         struct
1080         {
1081             __IOM uint32_t PWRRDY_N : 1;
1082             uint32_t                : 31;
1083         } SYS_USB_PWRRDY_b;
1084     };
1085     union
1086     {
1087         __IOM uint32_t SYS_PCIE_RST_RSM_B;
1088         struct
1089         {
1090             __IOM uint32_t PCIE_RST_RSM_B : 1;
1091             uint32_t                      : 31;
1092         } SYS_PCIE_RST_RSM_B_b;
1093     };
1094     __IM uint8_t RESERVED39[136];
1095     union
1096     {
1097         __IOM uint32_t SYS_GPREG_0;
1098         struct
1099         {
1100             __IOM uint32_t GPREG0 : 32;
1101         } SYS_GPREG_0_b;
1102     };
1103     union
1104     {
1105         __IOM uint32_t SYS_GPREG_1;
1106         struct
1107         {
1108             __IOM uint32_t GPREG1 : 32;
1109         } SYS_GPREG_1_b;
1110     };
1111     union
1112     {
1113         __IOM uint32_t SYS_GPREG_2;
1114         struct
1115         {
1116             __IOM uint32_t GPREG2 : 32;
1117         } SYS_GPREG_2_b;
1118     };
1119     union
1120     {
1121         __IOM uint32_t SYS_GPREG_3;
1122         struct
1123         {
1124             __IOM uint32_t GPREG3 : 32;
1125         } SYS_GPREG_3_b;
1126     };
1127     __IM uint8_t RESERVED40[16];
1128     union
1129     {
1130         __IOM uint32_t SYS_IPCONT_SEL_SPI_OCTA;
1131         struct
1132         {
1133             __IOM uint32_t SEL_SPI_OCTA : 1;
1134             uint32_t                    : 31;
1135         } SYS_IPCONT_SEL_SPI_OCTA_b;
1136     };
1137     union
1138     {
1139         __IOM uint32_t SYS_IPCONT_IDAUZERONS;
1140         struct
1141         {
1142             __IOM uint32_t IDAUZERONS : 1;
1143             uint32_t                  : 31;
1144         } SYS_IPCONT_IDAUZERONS_b;
1145     };
1146     union
1147     {
1148         __IOM uint32_t SYS_IPCONT_IDAUZERONS_FPU;
1149         struct
1150         {
1151             __IOM uint32_t IDAUZERONS_FPU : 1;
1152             uint32_t                      : 31;
1153         } SYS_IPCONT_IDAUZERONS_FPU_b;
1154     };
1155 } R_SYSC_Type;
1156 
1157 /* =========================================================================================================================== */
1158 /* ================                          Device Specific Peripheral Address Map                           ================ */
1159 /* =========================================================================================================================== */
1160 
1161 #define R_SYSC_BASE    0x41020000
1162 
1163 /* =========================================================================================================================== */
1164 /* ================                                  Peripheral declaration                                   ================ */
1165 /* =========================================================================================================================== */
1166 
1167 #define R_SYSC    ((R_SYSC_Type *) R_SYSC_BASE)
1168 
1169 #endif
1170