Home
last modified time | relevance | path

Searched refs:GENFSK_CRC_CFG_CRC_BYTE_ORD_MASK (Results 1 – 2 of 2) sorted by relevance

/hal_openisa-latest/vega_sdk_riscv/devices/RV32M1/
DRV32M1_ri5cy.h24636 #define GENFSK_CRC_CFG_CRC_BYTE_ORD_MASK (0x40000U) macro
24642 …int32_t)(((uint32_t)(x)) << GENFSK_CRC_CFG_CRC_BYTE_ORD_SHIFT)) & GENFSK_CRC_CFG_CRC_BYTE_ORD_MASK)
DRV32M1_zero_riscy.h7233 #define GENFSK_CRC_CFG_CRC_BYTE_ORD_MASK (0x40000U) macro
7239 …int32_t)(((uint32_t)(x)) << GENFSK_CRC_CFG_CRC_BYTE_ORD_SHIFT)) & GENFSK_CRC_CFG_CRC_BYTE_ORD_MASK)