Home
last modified time | relevance | path

Searched refs:XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1011/
DMIMXRT1011.h36023 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
36025 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1015/
DMIMXRT1015.h39113 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
39115 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1024/
DMIMXRT1024.h46187 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
46189 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1021/
DMIMXRT1021.h46208 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
46210 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1051/
DMIMXRT1051.h48306 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
48308 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1041/
DMIMXRT1041.h49275 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
49277 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1052/
DMIMXRT1052.h52572 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
52574 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1042/
DMIMXRT1042.h52685 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
52687 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1061/
DMIMXRT1061.h50666 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
50668 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1064/
DMIMXRT1064.h54796 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
54798 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1062/
DMIMXRT1062.h54860 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK (0x20000U) macro
54862 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK)
/hal_nxp-latest/imx/devices/MCIMX6X/
DMCIMX6X_M4.h40200 #define XTALOSC24M_OSC_CONFIG2_CLR_MUX_1M_MASK 0x20000u macro