Home
last modified time | relevance | path

Searched refs:XRDC2_MRC_MRGD_W2_ENDADDR_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h84314 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
84317 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
DMIMXRT1175_cm7.h83412 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
83415 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h82910 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
82913 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
DMIMXRT1165_cm4.h83812 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
83815 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h83412 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
83415 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h89275 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
89278 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
DMIMXRT1166_cm7.h88373 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
88376 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h89774 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
89777 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
DMIMXRT1173_cm7.h88872 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
88875 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h88875 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
88878 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h99542 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
99545 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)
DMIMXRT1176_cm4.h100444 #define XRDC2_MRC_MRGD_W2_ENDADDR_MASK (0xFFFFF000U) macro
100447 …(((uint32_t)(((uint32_t)(x)) << XRDC2_MRC_MRGD_W2_ENDADDR_SHIFT)) & XRDC2_MRC_MRGD_W2_ENDADDR_MASK)