Home
last modified time | relevance | path

Searched refs:USBHSDCD2_BASE (Results 1 – 18 of 18) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1182/
DMIMXRT1182.h123183 #define USBHSDCD2_BASE (0x52CB0800u) macro
123187 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
123191 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
123204 #define USBHSDCD2_BASE (0x42CB0800u) macro
123206 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
123208 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
123214 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
123217 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1181/
DMIMXRT1181.h119334 #define USBHSDCD2_BASE (0x52CB0800u) macro
119338 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
119342 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
119355 #define USBHSDCD2_BASE (0x42CB0800u) macro
119357 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
119359 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
119365 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
119368 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1187/
DMIMXRT1187_cm33.h125397 #define USBHSDCD2_BASE (0x52CB0800u) macro
125401 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
125405 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
125418 #define USBHSDCD2_BASE (0x42CB0800u) macro
125420 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
125422 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
125428 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
125431 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1187_cm7.h122730 #define USBHSDCD2_BASE (0x42CB0800u) macro
122732 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
122734 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
122738 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1189/
DMIMXRT1189_cm33.h129245 #define USBHSDCD2_BASE (0x52CB0800u) macro
129249 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
129253 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
129266 #define USBHSDCD2_BASE (0x42CB0800u) macro
129268 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
129270 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
129276 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
129279 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1189_cm7.h126559 #define USBHSDCD2_BASE (0x42CB0800u) macro
126561 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
126563 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
126567 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h76304 #define USBHSDCD2_BASE (0x40438800u) macro
76306 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
76308 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
76312 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1175_cm7.h75402 #define USBHSDCD2_BASE (0x40438800u) macro
75404 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
75406 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75410 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h74900 #define USBHSDCD2_BASE (0x40438800u) macro
74902 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
74904 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
74908 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1165_cm4.h75802 #define USBHSDCD2_BASE (0x40438800u) macro
75804 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
75806 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75810 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h75402 #define USBHSDCD2_BASE (0x40438800u) macro
75404 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
75406 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75410 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h81265 #define USBHSDCD2_BASE (0x40438800u) macro
81267 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
81269 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
81273 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1166_cm7.h80363 #define USBHSDCD2_BASE (0x40438800u) macro
80365 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
80367 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80371 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h81764 #define USBHSDCD2_BASE (0x40438800u) macro
81766 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
81768 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
81772 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1173_cm7.h80862 #define USBHSDCD2_BASE (0x40438800u) macro
80864 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
80866 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80870 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h80865 #define USBHSDCD2_BASE (0x40438800u) macro
80867 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
80869 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80873 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h91532 #define USBHSDCD2_BASE (0x40438800u) macro
91534 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
91536 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
91540 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1176_cm4.h92434 #define USBHSDCD2_BASE (0x40438800u) macro
92436 #define USBHSDCD2 ((USBHSDCD_Type *)USBHSDCD2_BASE)
92438 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
92442 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }