Home
last modified time | relevance | path

Searched refs:USBHSDCD1_BASE (Results 1 – 18 of 18) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1182/
DMIMXRT1182.h123175 #define USBHSDCD1_BASE (0x52CA0800u) macro
123179 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
123191 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
123200 #define USBHSDCD1_BASE (0x42CA0800u) macro
123202 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
123208 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
123214 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
123217 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1181/
DMIMXRT1181.h119326 #define USBHSDCD1_BASE (0x52CA0800u) macro
119330 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
119342 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
119351 #define USBHSDCD1_BASE (0x42CA0800u) macro
119353 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
119359 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
119365 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
119368 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1187/
DMIMXRT1187_cm33.h125389 #define USBHSDCD1_BASE (0x52CA0800u) macro
125393 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
125405 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
125414 #define USBHSDCD1_BASE (0x42CA0800u) macro
125416 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
125422 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
125428 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
125431 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1187_cm7.h122726 #define USBHSDCD1_BASE (0x42CA0800u) macro
122728 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
122734 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
122738 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1189/
DMIMXRT1189_cm33.h129237 #define USBHSDCD1_BASE (0x52CA0800u) macro
129241 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
129253 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
129262 #define USBHSDCD1_BASE (0x42CA0800u) macro
129264 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
129270 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
129276 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
129279 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1189_cm7.h126555 #define USBHSDCD1_BASE (0x42CA0800u) macro
126557 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
126563 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
126567 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h76300 #define USBHSDCD1_BASE (0x40434800u) macro
76302 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
76308 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
76312 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1175_cm7.h75398 #define USBHSDCD1_BASE (0x40434800u) macro
75400 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
75406 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75410 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h74896 #define USBHSDCD1_BASE (0x40434800u) macro
74898 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
74904 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
74908 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1165_cm4.h75798 #define USBHSDCD1_BASE (0x40434800u) macro
75800 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
75806 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75810 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h75398 #define USBHSDCD1_BASE (0x40434800u) macro
75400 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
75406 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
75410 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h81261 #define USBHSDCD1_BASE (0x40434800u) macro
81263 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
81269 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
81273 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1166_cm7.h80359 #define USBHSDCD1_BASE (0x40434800u) macro
80361 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
80367 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80371 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h81760 #define USBHSDCD1_BASE (0x40434800u) macro
81762 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
81768 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
81772 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1173_cm7.h80858 #define USBHSDCD1_BASE (0x40434800u) macro
80860 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
80866 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80870 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h80861 #define USBHSDCD1_BASE (0x40434800u) macro
80863 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
80869 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
80873 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h91528 #define USBHSDCD1_BASE (0x40434800u) macro
91530 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
91536 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
91540 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }
DMIMXRT1176_cm4.h92430 #define USBHSDCD1_BASE (0x40434800u) macro
92432 #define USBHSDCD1 ((USBHSDCD_Type *)USBHSDCD1_BASE)
92438 #define USBHSDCD_BASE_ADDRS { 0u, USBHSDCD1_BASE, USBHSDCD2_BASE }
92442 #define USBHSDCD_STACK_BASE_ADDRS { USBHSDCD1_BASE, USBHSDCD2_BASE }