1 /* 2 * NOTE: Autogenerated file by kinetis_cfg_utils.py 3 * for MCXN947VDF/signal_configuration.xml 4 * 5 * Copyright 2024 NXP 6 * SPDX-License-Identifier: Apache-2.0 7 */ 8 9 #ifndef _ZEPHYR_DTS_BINDING_MCXN947VDF_ 10 #define _ZEPHYR_DTS_BINDING_MCXN947VDF_ 11 12 #define N9X_MUX(port, pin, mux) \ 13 (((((port) - '0') & 0xF) << 28) | \ 14 (((pin) & 0x3F) << 22) | \ 15 (((mux) & 0xF) << 8)) 16 17 #define PIO0_0 N9X_MUX('0',0,0) /* PT0_0 */ 18 #define TMS_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */ 19 #define SWDIO_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */ 20 #define FC1_P0_PIO0_0 N9X_MUX('0',0,2) /* PT0_0 */ 21 #define CT_INP0_PIO0_0 N9X_MUX('0',0,4) /* PT0_0 */ 22 #define PIO0_1 N9X_MUX('0',1,0) /* PT0_1 */ 23 #define SWCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */ 24 #define TCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */ 25 #define FC1_P1_PIO0_1 N9X_MUX('0',1,2) /* PT0_1 */ 26 #define CT_INP1_PIO0_1 N9X_MUX('0',1,4) /* PT0_1 */ 27 #define PIO0_2 N9X_MUX('0',2,0) /* PT0_2 */ 28 #define SWO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */ 29 #define TDO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */ 30 #define FC1_P2_PIO0_2 N9X_MUX('0',2,2) /* PT0_2 */ 31 #define CT0_MAT0_PIO0_2 N9X_MUX('0',2,4) /* PT0_2 */ 32 #define UTICK_CAP0_PIO0_2 N9X_MUX('0',2,5) /* PT0_2 */ 33 #define I3C0_PUR_PIO0_2 N9X_MUX('0',2,10) /* PT0_2 */ 34 #define PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */ 35 #define CMP1_IN1_PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */ 36 #define TDI_PIO0_3 N9X_MUX('0',3,1) /* PT0_3 */ 37 #define FC1_P3_PIO0_3 N9X_MUX('0',3,2) /* PT0_3 */ 38 #define CT0_MAT1_PIO0_3 N9X_MUX('0',3,4) /* PT0_3 */ 39 #define UTICK_CAP1_PIO0_3 N9X_MUX('0',3,5) /* PT0_3 */ 40 #define HSCMP0_OUT_PIO0_3 N9X_MUX('0',3,8) /* PT0_3 */ 41 #define PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 42 #define WUU0_IN0_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 43 #define TSI0_CH8_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */ 44 #define EWM0_IN_PIO0_4 N9X_MUX('0',4,1) /* PT0_4 */ 45 #define FC0_P0_PIO0_4 N9X_MUX('0',4,2) /* PT0_4 */ 46 #define FC1_P4_PIO0_4 N9X_MUX('0',4,3) /* PT0_4 */ 47 #define CT0_MAT2_PIO0_4 N9X_MUX('0',4,4) /* PT0_4 */ 48 #define UTICK_CAP2_PIO0_4 N9X_MUX('0',4,5) /* PT0_4 */ 49 #define HSCMP1_OUT_PIO0_4 N9X_MUX('0',4,8) /* PT0_4 */ 50 #define PDM0_CLK_PIO0_4 N9X_MUX('0',4,9) /* PT0_4 */ 51 #define TSI0_CH9_PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */ 52 #define PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */ 53 #define EWM0_OUT_b_PIO0_5 N9X_MUX('0',5,1) /* PT0_5 */ 54 #define FC0_P1_PIO0_5 N9X_MUX('0',5,2) /* PT0_5 */ 55 #define FC1_P5_PIO0_5 N9X_MUX('0',5,3) /* PT0_5 */ 56 #define CT0_MAT3_PIO0_5 N9X_MUX('0',5,4) /* PT0_5 */ 57 #define UTICK_CAP3_PIO0_5 N9X_MUX('0',5,5) /* PT0_5 */ 58 #define PDM0_DATA0_PIO0_5 N9X_MUX('0',5,9) /* PT0_5 */ 59 #define PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */ 60 #define TSI0_CH10_PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */ 61 #define ISPMODE_N_PIO0_6 N9X_MUX('0',6,1) /* PT0_6 */ 62 #define FC0_P2_PIO0_6 N9X_MUX('0',6,2) /* PT0_6 */ 63 #define FC1_P6_PIO0_6 N9X_MUX('0',6,3) /* PT0_6 */ 64 #define CT_INP2_PIO0_6 N9X_MUX('0',6,4) /* PT0_6 */ 65 #define HSCMP2_OUT_PIO0_6 N9X_MUX('0',6,8) /* PT0_6 */ 66 #define PDM0_DATA1_PIO0_6 N9X_MUX('0',6,9) /* PT0_6 */ 67 #define CLKOUT_PIO0_6 N9X_MUX('0',6,12) /* PT0_6 */ 68 #define PIO0_7 N9X_MUX('0',7,0) /* PT0_7 */ 69 #define WUU0_IN1_PIO0_7 N9X_MUX('0',7,0) /* PT0_7 */ 70 #define CMP2_IN1_PIO0_7 N9X_MUX('0',7,0) /* PT0_7 */ 71 #define FC0_P3_PIO0_7 N9X_MUX('0',7,2) /* PT0_7 */ 72 #define CT_INP3_PIO0_7 N9X_MUX('0',7,4) /* PT0_7 */ 73 #define PIO0_8 N9X_MUX('0',8,0) /* PT0_8 */ 74 #define ADC0_B8_PIO0_8 N9X_MUX('0',8,0) /* PT0_8 */ 75 #define FC0_P4_PIO0_8 N9X_MUX('0',8,2) /* PT0_8 */ 76 #define CT_INP0_PIO0_8 N9X_MUX('0',8,4) /* PT0_8 */ 77 #define FLEXIO0_D0_PIO0_8 N9X_MUX('0',8,6) /* PT0_8 */ 78 #define PIO0_9 N9X_MUX('0',9,0) /* PT0_9 */ 79 #define ADC0_B9_PIO0_9 N9X_MUX('0',9,0) /* PT0_9 */ 80 #define FC0_P5_PIO0_9 N9X_MUX('0',9,2) /* PT0_9 */ 81 #define CT_INP1_PIO0_9 N9X_MUX('0',9,4) /* PT0_9 */ 82 #define FLEXIO0_D1_PIO0_9 N9X_MUX('0',9,6) /* PT0_9 */ 83 #define PIO0_10 N9X_MUX('0',10,0) /* PT0_10 */ 84 #define ADC0_B10_PIO0_10 N9X_MUX('0',10,0) /* PT0_10 */ 85 #define FC0_P6_PIO0_10 N9X_MUX('0',10,2) /* PT0_10 */ 86 #define CT0_MAT0_PIO0_10 N9X_MUX('0',10,4) /* PT0_10 */ 87 #define FLEXIO0_D2_PIO0_10 N9X_MUX('0',10,6) /* PT0_10 */ 88 #define PIO0_11 N9X_MUX('0',11,0) /* PT0_11 */ 89 #define ADC0_B11_PIO0_11 N9X_MUX('0',11,0) /* PT0_11 */ 90 #define CT0_MAT1_PIO0_11 N9X_MUX('0',11,4) /* PT0_11 */ 91 #define FLEXIO0_D3_PIO0_11 N9X_MUX('0',11,6) /* PT0_11 */ 92 #define HSCMP2_OUT_PIO0_11 N9X_MUX('0',11,8) /* PT0_11 */ 93 #define PIO0_12 N9X_MUX('0',12,0) /* PT0_12 */ 94 #define ADC0_B12_PIO0_12 N9X_MUX('0',12,0) /* PT0_12 */ 95 #define FC1_P4_PIO0_12 N9X_MUX('0',12,2) /* PT0_12 */ 96 #define FC0_P0_PIO0_12 N9X_MUX('0',12,3) /* PT0_12 */ 97 #define CT0_MAT2_PIO0_12 N9X_MUX('0',12,4) /* PT0_12 */ 98 #define FLEXIO0_D4_PIO0_12 N9X_MUX('0',12,6) /* PT0_12 */ 99 #define PIO0_13 N9X_MUX('0',13,0) /* PT0_13 */ 100 #define ADC0_B13_PIO0_13 N9X_MUX('0',13,0) /* PT0_13 */ 101 #define FC1_P5_PIO0_13 N9X_MUX('0',13,2) /* PT0_13 */ 102 #define FC0_P1_PIO0_13 N9X_MUX('0',13,3) /* PT0_13 */ 103 #define CT0_MAT3_PIO0_13 N9X_MUX('0',13,4) /* PT0_13 */ 104 #define FLEXIO0_D5_PIO0_13 N9X_MUX('0',13,6) /* PT0_13 */ 105 #define PIO0_14 N9X_MUX('0',14,0) /* PT0_14 */ 106 #define ADC0_B14_PIO0_14 N9X_MUX('0',14,0) /* PT0_14 */ 107 #define FC1_P6_PIO0_14 N9X_MUX('0',14,2) /* PT0_14 */ 108 #define FC0_P2_PIO0_14 N9X_MUX('0',14,3) /* PT0_14 */ 109 #define CT_INP2_PIO0_14 N9X_MUX('0',14,4) /* PT0_14 */ 110 #define UTICK_CAP0_PIO0_14 N9X_MUX('0',14,5) /* PT0_14 */ 111 #define FLEXIO0_D6_PIO0_14 N9X_MUX('0',14,6) /* PT0_14 */ 112 #define PIO0_15 N9X_MUX('0',15,0) /* PT0_15 */ 113 #define ADC0_B15_PIO0_15 N9X_MUX('0',15,0) /* PT0_15 */ 114 #define FC0_P3_PIO0_15 N9X_MUX('0',15,3) /* PT0_15 */ 115 #define CT_INP3_PIO0_15 N9X_MUX('0',15,4) /* PT0_15 */ 116 #define UTICK_CAP1_PIO0_15 N9X_MUX('0',15,5) /* PT0_15 */ 117 #define FLEXIO0_D7_PIO0_15 N9X_MUX('0',15,6) /* PT0_15 */ 118 #define PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 119 #define WUU0_IN2_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 120 #define ADC0_A8_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 121 #define TSI0_CH11_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */ 122 #define FC0_P0_PIO0_16 N9X_MUX('0',16,2) /* PT0_16 */ 123 #define CT0_MAT0_PIO0_16 N9X_MUX('0',16,4) /* PT0_16 */ 124 #define UTICK_CAP2_PIO0_16 N9X_MUX('0',16,5) /* PT0_16 */ 125 #define FLEXIO0_D0_PIO0_16 N9X_MUX('0',16,6) /* PT0_16 */ 126 #define PDM0_CLK_PIO0_16 N9X_MUX('0',16,9) /* PT0_16 */ 127 #define I3C0_SDA_PIO0_16 N9X_MUX('0',16,10) /* PT0_16 */ 128 #define ADC0_A9_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 129 #define PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 130 #define TSI0_CH12_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */ 131 #define FC0_P1_PIO0_17 N9X_MUX('0',17,2) /* PT0_17 */ 132 #define CT0_MAT1_PIO0_17 N9X_MUX('0',17,4) /* PT0_17 */ 133 #define UTICK_CAP3_PIO0_17 N9X_MUX('0',17,5) /* PT0_17 */ 134 #define FLEXIO0_D1_PIO0_17 N9X_MUX('0',17,6) /* PT0_17 */ 135 #define PDM0_DATA0_PIO0_17 N9X_MUX('0',17,9) /* PT0_17 */ 136 #define I3C0_SCL_PIO0_17 N9X_MUX('0',17,10) /* PT0_17 */ 137 #define PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 138 #define ADC0_A10_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 139 #define TSI0_CH13_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */ 140 #define EWM0_IN_PIO0_18 N9X_MUX('0',18,1) /* PT0_18 */ 141 #define FC0_P2_PIO0_18 N9X_MUX('0',18,2) /* PT0_18 */ 142 #define CT0_MAT2_PIO0_18 N9X_MUX('0',18,4) /* PT0_18 */ 143 #define FLEXIO0_D2_PIO0_18 N9X_MUX('0',18,6) /* PT0_18 */ 144 #define HSCMP0_OUT_PIO0_18 N9X_MUX('0',18,8) /* PT0_18 */ 145 #define PDM0_DATA1_PIO0_18 N9X_MUX('0',18,9) /* PT0_18 */ 146 #define PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 147 #define ADC0_A11_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 148 #define TSI0_CH14_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 149 #define WUU0_IN3_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */ 150 #define EWM0_OUT_b_PIO0_19 N9X_MUX('0',19,1) /* PT0_19 */ 151 #define FC0_P3_PIO0_19 N9X_MUX('0',19,2) /* PT0_19 */ 152 #define CT0_MAT3_PIO0_19 N9X_MUX('0',19,4) /* PT0_19 */ 153 #define FLEXIO0_D3_PIO0_19 N9X_MUX('0',19,6) /* PT0_19 */ 154 #define HSCMP1_OUT_PIO0_19 N9X_MUX('0',19,8) /* PT0_19 */ 155 #define PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 156 #define WUU0_IN4_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 157 #define ADC0_A12_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 158 #define TSI0_CH15_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */ 159 #define FC0_P4_PIO0_20 N9X_MUX('0',20,2) /* PT0_20 */ 160 #define FC1_P0_PIO0_20 N9X_MUX('0',20,3) /* PT0_20 */ 161 #define CT_INP0_PIO0_20 N9X_MUX('0',20,4) /* PT0_20 */ 162 #define FLEXIO0_D4_PIO0_20 N9X_MUX('0',20,6) /* PT0_20 */ 163 #define I3C0_SDA_PIO0_20 N9X_MUX('0',20,10) /* PT0_20 */ 164 #define PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 165 #define ADC0_A13_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 166 #define TSI0_CH16_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */ 167 #define FC0_P5_PIO0_21 N9X_MUX('0',21,2) /* PT0_21 */ 168 #define FC1_P1_PIO0_21 N9X_MUX('0',21,3) /* PT0_21 */ 169 #define CT_INP1_PIO0_21 N9X_MUX('0',21,4) /* PT0_21 */ 170 #define FLEXIO0_D5_PIO0_21 N9X_MUX('0',21,6) /* PT0_21 */ 171 #define I3C0_SCL_PIO0_21 N9X_MUX('0',21,10) /* PT0_21 */ 172 #define PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 173 #define ADC0_A14_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 174 #define CMP1_IN2_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */ 175 #define EWM0_IN_PIO0_22 N9X_MUX('0',22,1) /* PT0_22 */ 176 #define FC0_P6_PIO0_22 N9X_MUX('0',22,2) /* PT0_22 */ 177 #define FC1_P2_PIO0_22 N9X_MUX('0',22,3) /* PT0_22 */ 178 #define CT_INP2_PIO0_22 N9X_MUX('0',22,4) /* PT0_22 */ 179 #define FLEXIO0_D6_PIO0_22 N9X_MUX('0',22,6) /* PT0_22 */ 180 #define I3C0_PUR_PIO0_22 N9X_MUX('0',22,10) /* PT0_22 */ 181 #define PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 182 #define WUU0_IN5_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 183 #define ADC0_A15_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 184 #define CMP2_IN2_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */ 185 #define EWM0_OUT_b_PIO0_23 N9X_MUX('0',23,1) /* PT0_23 */ 186 #define FC1_P3_PIO0_23 N9X_MUX('0',23,3) /* PT0_23 */ 187 #define CT_INP3_PIO0_23 N9X_MUX('0',23,4) /* PT0_23 */ 188 #define FLEXIO0_D7_PIO0_23 N9X_MUX('0',23,6) /* PT0_23 */ 189 #define PIO0_24 N9X_MUX('0',24,0) /* PT0_24 */ 190 #define ADC0_B16_PIO0_24 N9X_MUX('0',24,0) /* PT0_24 */ 191 #define FC1_P0_PIO0_24 N9X_MUX('0',24,2) /* PT0_24 */ 192 #define CT0_MAT0_PIO0_24 N9X_MUX('0',24,4) /* PT0_24 */ 193 #define PIO0_25 N9X_MUX('0',25,0) /* PT0_25 */ 194 #define ADC0_B17_PIO0_25 N9X_MUX('0',25,0) /* PT0_25 */ 195 #define FC1_P1_PIO0_25 N9X_MUX('0',25,2) /* PT0_25 */ 196 #define CT0_MAT1_PIO0_25 N9X_MUX('0',25,4) /* PT0_25 */ 197 #define PIO0_26 N9X_MUX('0',26,0) /* PT0_26 */ 198 #define ADC0_B18_PIO0_26 N9X_MUX('0',26,0) /* PT0_26 */ 199 #define FC1_P2_PIO0_26 N9X_MUX('0',26,2) /* PT0_26 */ 200 #define CT0_MAT2_PIO0_26 N9X_MUX('0',26,4) /* PT0_26 */ 201 #define PIO0_27 N9X_MUX('0',27,0) /* PT0_27 */ 202 #define ADC0_B19_PIO0_27 N9X_MUX('0',27,0) /* PT0_27 */ 203 #define FC1_P3_PIO0_27 N9X_MUX('0',27,2) /* PT0_27 */ 204 #define CT0_MAT3_PIO0_27 N9X_MUX('0',27,4) /* PT0_27 */ 205 #define PIO0_28 N9X_MUX('0',28,0) /* PT0_28 */ 206 #define ADC0_B20_PIO0_28 N9X_MUX('0',28,0) /* PT0_28 */ 207 #define FC1_P4_PIO0_28 N9X_MUX('0',28,2) /* PT0_28 */ 208 #define FC0_P4_PIO0_28 N9X_MUX('0',28,3) /* PT0_28 */ 209 #define CT_INP0_PIO0_28 N9X_MUX('0',28,4) /* PT0_28 */ 210 #define PIO0_29 N9X_MUX('0',29,0) /* PT0_29 */ 211 #define ADC0_B21_PIO0_29 N9X_MUX('0',29,0) /* PT0_29 */ 212 #define FC1_P5_PIO0_29 N9X_MUX('0',29,2) /* PT0_29 */ 213 #define FC0_P5_PIO0_29 N9X_MUX('0',29,3) /* PT0_29 */ 214 #define CT_INP1_PIO0_29 N9X_MUX('0',29,4) /* PT0_29 */ 215 #define PIO0_30 N9X_MUX('0',30,0) /* PT0_30 */ 216 #define ADC0_B22_PIO0_30 N9X_MUX('0',30,0) /* PT0_30 */ 217 #define FC1_P6_PIO0_30 N9X_MUX('0',30,2) /* PT0_30 */ 218 #define FC0_P6_PIO0_30 N9X_MUX('0',30,3) /* PT0_30 */ 219 #define CT_INP2_PIO0_30 N9X_MUX('0',30,4) /* PT0_30 */ 220 #define PIO0_31 N9X_MUX('0',31,0) /* PT0_31 */ 221 #define ADC0_B23_PIO0_31 N9X_MUX('0',31,0) /* PT0_31 */ 222 #define CT_INP3_PIO0_31 N9X_MUX('0',31,4) /* PT0_31 */ 223 #define TSI0_CH0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 224 #define PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 225 #define WUU0_IN6_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 226 #define CMP0_IN0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 227 #define ADC0_A16_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */ 228 #define TRIG_IN0_PIO1_0 N9X_MUX('1',0,1) /* PT1_0 */ 229 #define FC3_P0_PIO1_0 N9X_MUX('1',0,2) /* PT1_0 */ 230 #define FC4_P4_PIO1_0 N9X_MUX('1',0,3) /* PT1_0 */ 231 #define CT_INP4_PIO1_0 N9X_MUX('1',0,4) /* PT1_0 */ 232 #define SCT0_OUT6_PIO1_0 N9X_MUX('1',0,5) /* PT1_0 */ 233 #define FLEXIO0_D8_PIO1_0 N9X_MUX('1',0,6) /* PT1_0 */ 234 #define SAI1_TX_BCLK_PIO1_0 N9X_MUX('1',0,10) /* PT1_0 */ 235 #define PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 236 #define CMP1_IN0_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 237 #define TSI0_CH1_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 238 #define ADC0_A17_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */ 239 #define TRIG_IN1_PIO1_1 N9X_MUX('1',1,1) /* PT1_1 */ 240 #define FC3_P1_PIO1_1 N9X_MUX('1',1,2) /* PT1_1 */ 241 #define FC4_P5_PIO1_1 N9X_MUX('1',1,3) /* PT1_1 */ 242 #define CT_INP5_PIO1_1 N9X_MUX('1',1,4) /* PT1_1 */ 243 #define SCT0_OUT7_PIO1_1 N9X_MUX('1',1,5) /* PT1_1 */ 244 #define FLEXIO0_D9_PIO1_1 N9X_MUX('1',1,6) /* PT1_1 */ 245 #define SAI1_TX_FS_PIO1_1 N9X_MUX('1',1,10) /* PT1_1 */ 246 #define PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 247 #define ADC0_A18_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 248 #define TSI0_CH2_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 249 #define CMP2_IN0_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */ 250 #define TRIG_OUT0_PIO1_2 N9X_MUX('1',2,1) /* PT1_2 */ 251 #define FC3_P2_PIO1_2 N9X_MUX('1',2,2) /* PT1_2 */ 252 #define FC4_P6_PIO1_2 N9X_MUX('1',2,3) /* PT1_2 */ 253 #define CT1_MAT0_PIO1_2 N9X_MUX('1',2,4) /* PT1_2 */ 254 #define SCT0_IN6_PIO1_2 N9X_MUX('1',2,5) /* PT1_2 */ 255 #define FLEXIO0_D10_PIO1_2 N9X_MUX('1',2,6) /* PT1_2 */ 256 #define ENET0_MDC_PIO1_2 N9X_MUX('1',2,9) /* PT1_2 */ 257 #define SAI1_TXD0_PIO1_2 N9X_MUX('1',2,10) /* PT1_2 */ 258 #define CAN0_TXD_PIO1_2 N9X_MUX('1',2,11) /* PT1_2 */ 259 #define PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 260 #define ADC0_A19_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 261 #define TSI0_CH3_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 262 #define WUU0_IN7_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 263 #define CMP0_IN1_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */ 264 #define TRIG_OUT1_PIO1_3 N9X_MUX('1',3,1) /* PT1_3 */ 265 #define FC3_P3_PIO1_3 N9X_MUX('1',3,2) /* PT1_3 */ 266 #define CT1_MAT1_PIO1_3 N9X_MUX('1',3,4) /* PT1_3 */ 267 #define SCT0_IN7_PIO1_3 N9X_MUX('1',3,5) /* PT1_3 */ 268 #define FLEXIO0_D11_PIO1_3 N9X_MUX('1',3,6) /* PT1_3 */ 269 #define ENET0_MDIO_PIO1_3 N9X_MUX('1',3,9) /* PT1_3 */ 270 #define SAI1_RXD0_PIO1_3 N9X_MUX('1',3,10) /* PT1_3 */ 271 #define CAN0_RXD_PIO1_3 N9X_MUX('1',3,11) /* PT1_3 */ 272 #define ADC0_A20_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 273 #define PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 274 #define TSI0_CH4_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 275 #define WUU0_IN8_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 276 #define CMP0_IN2_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */ 277 #define FREQME_CLK_IN0_PIO1_4 N9X_MUX('1',4,1) /* PT1_4 */ 278 #define FC3_P4_PIO1_4 N9X_MUX('1',4,2) /* PT1_4 */ 279 #define FC5_P0_PIO1_4 N9X_MUX('1',4,3) /* PT1_4 */ 280 #define CT1_MAT2_PIO1_4 N9X_MUX('1',4,4) /* PT1_4 */ 281 #define SCT0_OUT0_PIO1_4 N9X_MUX('1',4,5) /* PT1_4 */ 282 #define FLEXIO0_D12_PIO1_4 N9X_MUX('1',4,6) /* PT1_4 */ 283 #define ENET0_TX_CLK_PIO1_4 N9X_MUX('1',4,9) /* PT1_4 */ 284 #define SAI0_TXD1_PIO1_4 N9X_MUX('1',4,10) /* PT1_4 */ 285 #define PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 286 #define CMP0_IN3_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 287 #define TSI0_CH5_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 288 #define ADC0_A21_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */ 289 #define FREQME_CLK_IN1_PIO1_5 N9X_MUX('1',5,1) /* PT1_5 */ 290 #define FC3_P5_PIO1_5 N9X_MUX('1',5,2) /* PT1_5 */ 291 #define FC5_P1_PIO1_5 N9X_MUX('1',5,3) /* PT1_5 */ 292 #define CT1_MAT3_PIO1_5 N9X_MUX('1',5,4) /* PT1_5 */ 293 #define SCT0_OUT1_PIO1_5 N9X_MUX('1',5,5) /* PT1_5 */ 294 #define FLEXIO0_D13_PIO1_5 N9X_MUX('1',5,6) /* PT1_5 */ 295 #define ENET0_TXEN_PIO1_5 N9X_MUX('1',5,9) /* PT1_5 */ 296 #define SAI0_RXD1_PIO1_5 N9X_MUX('1',5,10) /* PT1_5 */ 297 #define PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 298 #define ADC0_A22_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 299 #define TSI0_CH6_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */ 300 #define TRIG_IN2_PIO1_6 N9X_MUX('1',6,1) /* PT1_6 */ 301 #define FC3_P6_PIO1_6 N9X_MUX('1',6,2) /* PT1_6 */ 302 #define FC5_P2_PIO1_6 N9X_MUX('1',6,3) /* PT1_6 */ 303 #define CT_INP6_PIO1_6 N9X_MUX('1',6,4) /* PT1_6 */ 304 #define SCT0_IN0_PIO1_6 N9X_MUX('1',6,5) /* PT1_6 */ 305 #define FLEXIO0_D14_PIO1_6 N9X_MUX('1',6,6) /* PT1_6 */ 306 #define ENET0_TXD0_PIO1_6 N9X_MUX('1',6,9) /* PT1_6 */ 307 #define SAI1_RX_BCLK_PIO1_6 N9X_MUX('1',6,10) /* PT1_6 */ 308 #define CAN1_TXD_PIO1_6 N9X_MUX('1',6,11) /* PT1_6 */ 309 #define PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 310 #define WUU0_IN9_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 311 #define TSI0_CH7_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 312 #define ADC0_A23_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */ 313 #define TRIG_OUT2_PIO1_7 N9X_MUX('1',7,1) /* PT1_7 */ 314 #define FC5_P3_PIO1_7 N9X_MUX('1',7,3) /* PT1_7 */ 315 #define CT_INP7_PIO1_7 N9X_MUX('1',7,4) /* PT1_7 */ 316 #define SCT0_IN1_PIO1_7 N9X_MUX('1',7,5) /* PT1_7 */ 317 #define FLEXIO0_D15_PIO1_7 N9X_MUX('1',7,6) /* PT1_7 */ 318 #define PLU_CLK_PIO1_7 N9X_MUX('1',7,8) /* PT1_7 */ 319 #define ENET0_TXD1_PIO1_7 N9X_MUX('1',7,9) /* PT1_7 */ 320 #define SAI1_RX_FS_PIO1_7 N9X_MUX('1',7,10) /* PT1_7 */ 321 #define CAN1_RXD_PIO1_7 N9X_MUX('1',7,11) /* PT1_7 */ 322 #define PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 323 #define WUU0_IN10_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 324 #define TSI0_CH17_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 325 #define ADC1_A8_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */ 326 #define TRACE_DATA0_PIO1_8 N9X_MUX('1',8,1) /* PT1_8 */ 327 #define FC4_P0_PIO1_8 N9X_MUX('1',8,2) /* PT1_8 */ 328 #define FC5_P4_PIO1_8 N9X_MUX('1',8,3) /* PT1_8 */ 329 #define CT_INP8_PIO1_8 N9X_MUX('1',8,4) /* PT1_8 */ 330 #define SCT0_OUT2_PIO1_8 N9X_MUX('1',8,5) /* PT1_8 */ 331 #define FLEXIO0_D16_PIO1_8 N9X_MUX('1',8,6) /* PT1_8 */ 332 #define PLU_OUT0_PIO1_8 N9X_MUX('1',8,8) /* PT1_8 */ 333 #define ENET0_TXD2_PIO1_8 N9X_MUX('1',8,9) /* PT1_8 */ 334 #define I3C1_SDA_PIO1_8 N9X_MUX('1',8,10) /* PT1_8 */ 335 #define ADC1_A9_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 336 #define PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 337 #define TSI0_CH18_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */ 338 #define TRACE_DATA1_PIO1_9 N9X_MUX('1',9,1) /* PT1_9 */ 339 #define FC4_P1_PIO1_9 N9X_MUX('1',9,2) /* PT1_9 */ 340 #define FC5_P5_PIO1_9 N9X_MUX('1',9,3) /* PT1_9 */ 341 #define CT_INP9_PIO1_9 N9X_MUX('1',9,4) /* PT1_9 */ 342 #define SCT0_OUT3_PIO1_9 N9X_MUX('1',9,5) /* PT1_9 */ 343 #define FLEXIO0_D17_PIO1_9 N9X_MUX('1',9,6) /* PT1_9 */ 344 #define PLU_OUT1_PIO1_9 N9X_MUX('1',9,8) /* PT1_9 */ 345 #define ENET0_TXD3_PIO1_9 N9X_MUX('1',9,9) /* PT1_9 */ 346 #define I3C1_SCL_PIO1_9 N9X_MUX('1',9,10) /* PT1_9 */ 347 #define PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 348 #define TSI0_CH19_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 349 #define ADC1_A10_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */ 350 #define TRACE_DATA2_PIO1_10 N9X_MUX('1',10,1) /* PT1_10 */ 351 #define FC4_P2_PIO1_10 N9X_MUX('1',10,2) /* PT1_10 */ 352 #define FC5_P6_PIO1_10 N9X_MUX('1',10,3) /* PT1_10 */ 353 #define CT2_MAT0_PIO1_10 N9X_MUX('1',10,4) /* PT1_10 */ 354 #define SCT0_IN2_PIO1_10 N9X_MUX('1',10,5) /* PT1_10 */ 355 #define FLEXIO0_D18_PIO1_10 N9X_MUX('1',10,6) /* PT1_10 */ 356 #define PLU_IN0_PIO1_10 N9X_MUX('1',10,8) /* PT1_10 */ 357 #define ENET0_TXER_PIO1_10 N9X_MUX('1',10,9) /* PT1_10 */ 358 #define CAN0_TXD_PIO1_10 N9X_MUX('1',10,11) /* PT1_10 */ 359 #define PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 360 #define WUU0_IN11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 361 #define TSI0_CH20_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 362 #define ADC1_A11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */ 363 #define TRACE_DATA3_PIO1_11 N9X_MUX('1',11,1) /* PT1_11 */ 364 #define FC4_P3_PIO1_11 N9X_MUX('1',11,2) /* PT1_11 */ 365 #define CT2_MAT1_PIO1_11 N9X_MUX('1',11,4) /* PT1_11 */ 366 #define SCT0_IN3_PIO1_11 N9X_MUX('1',11,5) /* PT1_11 */ 367 #define FLEXIO0_D19_PIO1_11 N9X_MUX('1',11,6) /* PT1_11 */ 368 #define PLU_IN1_PIO1_11 N9X_MUX('1',11,8) /* PT1_11 */ 369 #define ENET0_RX_CLK_PIO1_11 N9X_MUX('1',11,9) /* PT1_11 */ 370 #define I3C1_PUR_PIO1_11 N9X_MUX('1',11,10) /* PT1_11 */ 371 #define CAN0_RXD_PIO1_11 N9X_MUX('1',11,11) /* PT1_11 */ 372 #define PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 373 #define TSI0_CH21_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 374 #define ADC1_A12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 375 #define WUU0_IN12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */ 376 #define TRACE_CLK_PIO1_12 N9X_MUX('1',12,1) /* PT1_12 */ 377 #define FC4_P4_PIO1_12 N9X_MUX('1',12,2) /* PT1_12 */ 378 #define FC3_P0_PIO1_12 N9X_MUX('1',12,3) /* PT1_12 */ 379 #define CT2_MAT2_PIO1_12 N9X_MUX('1',12,4) /* PT1_12 */ 380 #define SCT0_OUT4_PIO1_12 N9X_MUX('1',12,5) /* PT1_12 */ 381 #define FLEXIO0_D20_PIO1_12 N9X_MUX('1',12,6) /* PT1_12 */ 382 #define PLU_OUT2_PIO1_12 N9X_MUX('1',12,8) /* PT1_12 */ 383 #define ENET0_RXER_PIO1_12 N9X_MUX('1',12,9) /* PT1_12 */ 384 #define CAN1_RXD_PIO1_12 N9X_MUX('1',12,11) /* PT1_12 */ 385 #define PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 386 #define ADC1_A13_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 387 #define TSI0_CH22_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */ 388 #define TRIG_IN3_PIO1_13 N9X_MUX('1',13,1) /* PT1_13 */ 389 #define FC4_P5_PIO1_13 N9X_MUX('1',13,2) /* PT1_13 */ 390 #define FC3_P1_PIO1_13 N9X_MUX('1',13,3) /* PT1_13 */ 391 #define CT2_MAT3_PIO1_13 N9X_MUX('1',13,4) /* PT1_13 */ 392 #define SCT0_OUT5_PIO1_13 N9X_MUX('1',13,5) /* PT1_13 */ 393 #define FLEXIO0_D21_PIO1_13 N9X_MUX('1',13,6) /* PT1_13 */ 394 #define PLU_OUT3_PIO1_13 N9X_MUX('1',13,8) /* PT1_13 */ 395 #define ENET0_RXDV_PIO1_13 N9X_MUX('1',13,9) /* PT1_13 */ 396 #define CAN1_TXD_PIO1_13 N9X_MUX('1',13,11) /* PT1_13 */ 397 #define PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 398 #define TSI0_CH23_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 399 #define ADC1_A14_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */ 400 #define FC4_P6_PIO1_14 N9X_MUX('1',14,2) /* PT1_14 */ 401 #define FC3_P2_PIO1_14 N9X_MUX('1',14,3) /* PT1_14 */ 402 #define CT_INP10_PIO1_14 N9X_MUX('1',14,4) /* PT1_14 */ 403 #define SCT0_IN4_PIO1_14 N9X_MUX('1',14,5) /* PT1_14 */ 404 #define FLEXIO0_D22_PIO1_14 N9X_MUX('1',14,6) /* PT1_14 */ 405 #define PLU_IN2_PIO1_14 N9X_MUX('1',14,8) /* PT1_14 */ 406 #define ENET0_RXD0_PIO1_14 N9X_MUX('1',14,9) /* PT1_14 */ 407 #define PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 408 #define ADC1_A15_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 409 #define WUU0_IN13_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 410 #define TSI0_CH24_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */ 411 #define FC3_P3_PIO1_15 N9X_MUX('1',15,3) /* PT1_15 */ 412 #define CT_INP11_PIO1_15 N9X_MUX('1',15,4) /* PT1_15 */ 413 #define SCT0_IN5_PIO1_15 N9X_MUX('1',15,5) /* PT1_15 */ 414 #define FLEXIO0_D23_PIO1_15 N9X_MUX('1',15,6) /* PT1_15 */ 415 #define PLU_IN3_PIO1_15 N9X_MUX('1',15,8) /* PT1_15 */ 416 #define ENET0_RXD1_PIO1_15 N9X_MUX('1',15,9) /* PT1_15 */ 417 #define I3C1_PUR_PIO1_15 N9X_MUX('1',15,10) /* PT1_15 */ 418 #define PIO1_16 N9X_MUX('1',16,0) /* PT1_16 */ 419 #define WUU0_IN14_PIO1_16 N9X_MUX('1',16,0) /* PT1_16 */ 420 #define ADC1_A16_PIO1_16 N9X_MUX('1',16,0) /* PT1_16 */ 421 #define FC5_P0_PIO1_16 N9X_MUX('1',16,2) /* PT1_16 */ 422 #define FC3_P4_PIO1_16 N9X_MUX('1',16,3) /* PT1_16 */ 423 #define CT_INP12_PIO1_16 N9X_MUX('1',16,4) /* PT1_16 */ 424 #define SCT0_OUT6_PIO1_16 N9X_MUX('1',16,5) /* PT1_16 */ 425 #define FLEXIO0_D24_PIO1_16 N9X_MUX('1',16,6) /* PT1_16 */ 426 #define PLU_OUT4_PIO1_16 N9X_MUX('1',16,8) /* PT1_16 */ 427 #define ENET0_RXD2_PIO1_16 N9X_MUX('1',16,9) /* PT1_16 */ 428 #define I3C1_SDA_PIO1_16 N9X_MUX('1',16,10) /* PT1_16 */ 429 #define ADC1_A17_PIO1_17 N9X_MUX('1',17,0) /* PT1_17 */ 430 #define PIO1_17 N9X_MUX('1',17,0) /* PT1_17 */ 431 #define FC5_P1_PIO1_17 N9X_MUX('1',17,2) /* PT1_17 */ 432 #define FC3_P5_PIO1_17 N9X_MUX('1',17,3) /* PT1_17 */ 433 #define CT_INP13_PIO1_17 N9X_MUX('1',17,4) /* PT1_17 */ 434 #define SCT0_OUT7_PIO1_17 N9X_MUX('1',17,5) /* PT1_17 */ 435 #define FLEXIO0_D25_PIO1_17 N9X_MUX('1',17,6) /* PT1_17 */ 436 #define PLU_OUT5_PIO1_17 N9X_MUX('1',17,8) /* PT1_17 */ 437 #define ENET0_RXD3_PIO1_17 N9X_MUX('1',17,9) /* PT1_17 */ 438 #define I3C1_SCL_PIO1_17 N9X_MUX('1',17,10) /* PT1_17 */ 439 #define ADC1_A18_PIO1_18 N9X_MUX('1',18,0) /* PT1_18 */ 440 #define PIO1_18 N9X_MUX('1',18,0) /* PT1_18 */ 441 #define FREQME_CLK_IN0_PIO1_18 N9X_MUX('1',18,1) /* PT1_18 */ 442 #define FC5_P2_PIO1_18 N9X_MUX('1',18,2) /* PT1_18 */ 443 #define FC3_P6_PIO1_18 N9X_MUX('1',18,3) /* PT1_18 */ 444 #define CT3_MAT0_PIO1_18 N9X_MUX('1',18,4) /* PT1_18 */ 445 #define SCT0_IN6_PIO1_18 N9X_MUX('1',18,5) /* PT1_18 */ 446 #define FLEXIO0_D26_PIO1_18 N9X_MUX('1',18,6) /* PT1_18 */ 447 #define PLU_IN4_PIO1_18 N9X_MUX('1',18,8) /* PT1_18 */ 448 #define ENET0_COL_PIO1_18 N9X_MUX('1',18,9) /* PT1_18 */ 449 #define CAN0_TXD_PIO1_18 N9X_MUX('1',18,11) /* PT1_18 */ 450 #define WUU0_IN15_PIO1_19 N9X_MUX('1',19,0) /* PT1_19 */ 451 #define PIO1_19 N9X_MUX('1',19,0) /* PT1_19 */ 452 #define ADC1_A19_PIO1_19 N9X_MUX('1',19,0) /* PT1_19 */ 453 #define FREQME_CLK_IN1_PIO1_19 N9X_MUX('1',19,1) /* PT1_19 */ 454 #define FC5_P3_PIO1_19 N9X_MUX('1',19,2) /* PT1_19 */ 455 #define CT3_MAT1_PIO1_19 N9X_MUX('1',19,4) /* PT1_19 */ 456 #define SCT0_IN7_PIO1_19 N9X_MUX('1',19,5) /* PT1_19 */ 457 #define FLEXIO0_D27_PIO1_19 N9X_MUX('1',19,6) /* PT1_19 */ 458 #define PLU_IN5_PIO1_19 N9X_MUX('1',19,8) /* PT1_19 */ 459 #define ENET0_CRS_PIO1_19 N9X_MUX('1',19,9) /* PT1_19 */ 460 #define CAN0_RXD_PIO1_19 N9X_MUX('1',19,11) /* PT1_19 */ 461 #define PIO1_20 N9X_MUX('1',20,0) /* PT1_20 */ 462 #define CMP1_IN3_PIO1_20 N9X_MUX('1',20,0) /* PT1_20 */ 463 #define ADC1_A20_PIO1_20 N9X_MUX('1',20,0) /* PT1_20 */ 464 #define TRIG_IN2_PIO1_20 N9X_MUX('1',20,1) /* PT1_20 */ 465 #define FC5_P4_PIO1_20 N9X_MUX('1',20,2) /* PT1_20 */ 466 #define FC4_P0_PIO1_20 N9X_MUX('1',20,3) /* PT1_20 */ 467 #define CT3_MAT2_PIO1_20 N9X_MUX('1',20,4) /* PT1_20 */ 468 #define SCT0_OUT8_PIO1_20 N9X_MUX('1',20,5) /* PT1_20 */ 469 #define FLEXIO0_D28_PIO1_20 N9X_MUX('1',20,6) /* PT1_20 */ 470 #define PLU_OUT6_PIO1_20 N9X_MUX('1',20,8) /* PT1_20 */ 471 #define ENET0_MDC_PIO1_20 N9X_MUX('1',20,9) /* PT1_20 */ 472 #define CAN1_TXD_PIO1_20 N9X_MUX('1',20,11) /* PT1_20 */ 473 #define PIO1_21 N9X_MUX('1',21,0) /* PT1_21 */ 474 #define CMP2_IN3_PIO1_21 N9X_MUX('1',21,0) /* PT1_21 */ 475 #define ADC1_A21_PIO1_21 N9X_MUX('1',21,0) /* PT1_21 */ 476 #define TRIG_OUT2_PIO1_21 N9X_MUX('1',21,1) /* PT1_21 */ 477 #define FC5_P5_PIO1_21 N9X_MUX('1',21,2) /* PT1_21 */ 478 #define FC4_P1_PIO1_21 N9X_MUX('1',21,3) /* PT1_21 */ 479 #define CT3_MAT3_PIO1_21 N9X_MUX('1',21,4) /* PT1_21 */ 480 #define SCT0_OUT9_PIO1_21 N9X_MUX('1',21,5) /* PT1_21 */ 481 #define FLEXIO0_D29_PIO1_21 N9X_MUX('1',21,6) /* PT1_21 */ 482 #define PLU_OUT7_PIO1_21 N9X_MUX('1',21,8) /* PT1_21 */ 483 #define ENET0_MDIO_PIO1_21 N9X_MUX('1',21,9) /* PT1_21 */ 484 #define SAI1_MCLK_PIO1_21 N9X_MUX('1',21,10) /* PT1_21 */ 485 #define CAN1_RXD_PIO1_21 N9X_MUX('1',21,11) /* PT1_21 */ 486 #define PIO1_22 N9X_MUX('1',22,0) /* PT1_22 */ 487 #define ADC1_A22_PIO1_22 N9X_MUX('1',22,0) /* PT1_22 */ 488 #define TRIG_IN3_PIO1_22 N9X_MUX('1',22,1) /* PT1_22 */ 489 #define FC5_P6_PIO1_22 N9X_MUX('1',22,2) /* PT1_22 */ 490 #define FC4_P2_PIO1_22 N9X_MUX('1',22,3) /* PT1_22 */ 491 #define CT_INP14_PIO1_22 N9X_MUX('1',22,4) /* PT1_22 */ 492 #define SCT0_OUT4_PIO1_22 N9X_MUX('1',22,5) /* PT1_22 */ 493 #define FLEXIO0_D30_PIO1_22 N9X_MUX('1',22,6) /* PT1_22 */ 494 #define PIO1_23 N9X_MUX('1',23,0) /* PT1_23 */ 495 #define ADC1_A23_PIO1_23 N9X_MUX('1',23,0) /* PT1_23 */ 496 #define FC4_P3_PIO1_23 N9X_MUX('1',23,3) /* PT1_23 */ 497 #define CT_INP15_PIO1_23 N9X_MUX('1',23,4) /* PT1_23 */ 498 #define SCT0_OUT5_PIO1_23 N9X_MUX('1',23,5) /* PT1_23 */ 499 #define FLEXIO0_D31_PIO1_23 N9X_MUX('1',23,6) /* PT1_23 */ 500 #define PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */ 501 #define XTAL48M_PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */ 502 #define TRIG_OUT3_PIO1_30 N9X_MUX('1',30,1) /* PT1_30 */ 503 #define CT_INP16_PIO1_30 N9X_MUX('1',30,4) /* PT1_30 */ 504 #define SCT0_OUT8_PIO1_30 N9X_MUX('1',30,5) /* PT1_30 */ 505 #define SAI0_MCLK_PIO1_30 N9X_MUX('1',30,10) /* PT1_30 */ 506 #define EXTAL48M_PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */ 507 #define PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */ 508 #define TRIG_IN4_PIO1_31 N9X_MUX('1',31,1) /* PT1_31 */ 509 #define CT_INP17_PIO1_31 N9X_MUX('1',31,4) /* PT1_31 */ 510 #define SCT0_OUT9_PIO1_31 N9X_MUX('1',31,5) /* PT1_31 */ 511 #define PIO2_0 N9X_MUX('2',0,0) /* PT2_0 */ 512 #define TRIG_IN5_PIO2_0 N9X_MUX('2',0,1) /* PT2_0 */ 513 #define FC9_P6_PIO2_0 N9X_MUX('2',0,2) /* PT2_0 */ 514 #define SDHC0_D5_PIO2_0 N9X_MUX('2',0,3) /* PT2_0 */ 515 #define SCT0_IN0_PIO2_0 N9X_MUX('2',0,4) /* PT2_0 */ 516 #define PWM1_A3_PIO2_0 N9X_MUX('2',0,5) /* PT2_0 */ 517 #define FLEXIO0_D8_PIO2_0 N9X_MUX('2',0,6) /* PT2_0 */ 518 #define FLEXSPI0_B_SS1_b_PIO2_0 N9X_MUX('2',0,8) /* PT2_0 */ 519 #define SAI0_RX_BCLK_PIO2_0 N9X_MUX('2',0,10) /* PT2_0 */ 520 #define PIO2_1 N9X_MUX('2',1,0) /* PT2_1 */ 521 #define TRACE_CLK_PIO2_1 N9X_MUX('2',1,1) /* PT2_1 */ 522 #define SDHC0_D4_PIO2_1 N9X_MUX('2',1,3) /* PT2_1 */ 523 #define SCT0_IN1_PIO2_1 N9X_MUX('2',1,4) /* PT2_1 */ 524 #define PWM1_B3_PIO2_1 N9X_MUX('2',1,5) /* PT2_1 */ 525 #define FLEXIO0_D9_PIO2_1 N9X_MUX('2',1,6) /* PT2_1 */ 526 #define FLEXSPI0_B_DQS_PIO2_1 N9X_MUX('2',1,8) /* PT2_1 */ 527 #define SINC0_MCLK_OUT0_PIO2_1 N9X_MUX('2',1,9) /* PT2_1 */ 528 #define SAI0_RX_FS_PIO2_1 N9X_MUX('2',1,10) /* PT2_1 */ 529 #define WUU0_IN16_PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */ 530 #define PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */ 531 #define CLKOUT_PIO2_2 N9X_MUX('2',2,1) /* PT2_2 */ 532 #define FC9_P3_PIO2_2 N9X_MUX('2',2,2) /* PT2_2 */ 533 #define SDHC0_D1_PIO2_2 N9X_MUX('2',2,3) /* PT2_2 */ 534 #define SCT0_OUT0_PIO2_2 N9X_MUX('2',2,4) /* PT2_2 */ 535 #define PWM1_A2_PIO2_2 N9X_MUX('2',2,5) /* PT2_2 */ 536 #define FLEXIO0_D10_PIO2_2 N9X_MUX('2',2,6) /* PT2_2 */ 537 #define FLEXSPI0_B_SS0_b_PIO2_2 N9X_MUX('2',2,8) /* PT2_2 */ 538 #define SINC0_MCLK0_PIO2_2 N9X_MUX('2',2,9) /* PT2_2 */ 539 #define SAI0_TXD0_PIO2_2 N9X_MUX('2',2,10) /* PT2_2 */ 540 #define PIO2_3 N9X_MUX('2',3,0) /* PT2_3 */ 541 #define FC9_P1_PIO2_3 N9X_MUX('2',3,2) /* PT2_3 */ 542 #define SDHC0_D0_PIO2_3 N9X_MUX('2',3,3) /* PT2_3 */ 543 #define SCT0_OUT1_PIO2_3 N9X_MUX('2',3,4) /* PT2_3 */ 544 #define PWM1_B2_PIO2_3 N9X_MUX('2',3,5) /* PT2_3 */ 545 #define FLEXIO0_D11_PIO2_3 N9X_MUX('2',3,6) /* PT2_3 */ 546 #define FLEXSPI0_B_SCLK_PIO2_3 N9X_MUX('2',3,8) /* PT2_3 */ 547 #define SINC0_MBIT0_PIO2_3 N9X_MUX('2',3,9) /* PT2_3 */ 548 #define SAI0_RXD0_PIO2_3 N9X_MUX('2',3,10) /* PT2_3 */ 549 #define PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */ 550 #define WUU0_IN17_PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */ 551 #define FC9_P0_PIO2_4 N9X_MUX('2',4,2) /* PT2_4 */ 552 #define SDHC0_CLK_PIO2_4 N9X_MUX('2',4,3) /* PT2_4 */ 553 #define SCT0_OUT2_PIO2_4 N9X_MUX('2',4,4) /* PT2_4 */ 554 #define PWM1_A1_PIO2_4 N9X_MUX('2',4,5) /* PT2_4 */ 555 #define FLEXIO0_D12_PIO2_4 N9X_MUX('2',4,6) /* PT2_4 */ 556 #define FLEXSPI0_B_DATA0_PIO2_4 N9X_MUX('2',4,8) /* PT2_4 */ 557 #define SINC0_MCLK1_PIO2_4 N9X_MUX('2',4,9) /* PT2_4 */ 558 #define SAI0_RXD1_PIO2_4 N9X_MUX('2',4,10) /* PT2_4 */ 559 #define PIO2_5 N9X_MUX('2',5,0) /* PT2_5 */ 560 #define TRIG_OUT3_PIO2_5 N9X_MUX('2',5,1) /* PT2_5 */ 561 #define FC9_P2_PIO2_5 N9X_MUX('2',5,2) /* PT2_5 */ 562 #define SDHC0_CMD_PIO2_5 N9X_MUX('2',5,3) /* PT2_5 */ 563 #define SCT0_OUT3_PIO2_5 N9X_MUX('2',5,4) /* PT2_5 */ 564 #define PWM1_B1_PIO2_5 N9X_MUX('2',5,5) /* PT2_5 */ 565 #define FLEXIO0_D13_PIO2_5 N9X_MUX('2',5,6) /* PT2_5 */ 566 #define FLEXSPI0_B_DATA1_PIO2_5 N9X_MUX('2',5,8) /* PT2_5 */ 567 #define SINC0_MBIT1_PIO2_5 N9X_MUX('2',5,9) /* PT2_5 */ 568 #define SAI0_TXD1_PIO2_5 N9X_MUX('2',5,10) /* PT2_5 */ 569 #define PIO2_6 N9X_MUX('2',6,0) /* PT2_6 */ 570 #define TRIG_IN4_PIO2_6 N9X_MUX('2',6,1) /* PT2_6 */ 571 #define FC9_P4_PIO2_6 N9X_MUX('2',6,2) /* PT2_6 */ 572 #define SDHC0_D3_PIO2_6 N9X_MUX('2',6,3) /* PT2_6 */ 573 #define SCT0_OUT4_PIO2_6 N9X_MUX('2',6,4) /* PT2_6 */ 574 #define PWM1_A0_PIO2_6 N9X_MUX('2',6,5) /* PT2_6 */ 575 #define FLEXIO0_D14_PIO2_6 N9X_MUX('2',6,6) /* PT2_6 */ 576 #define FLEXSPI0_B_DATA2_PIO2_6 N9X_MUX('2',6,8) /* PT2_6 */ 577 #define SINC0_MCLK2_PIO2_6 N9X_MUX('2',6,9) /* PT2_6 */ 578 #define SAI0_TX_BCLK_PIO2_6 N9X_MUX('2',6,10) /* PT2_6 */ 579 #define PIO2_7 N9X_MUX('2',7,0) /* PT2_7 */ 580 #define TRIG_IN5_PIO2_7 N9X_MUX('2',7,1) /* PT2_7 */ 581 #define FC9_P5_PIO2_7 N9X_MUX('2',7,2) /* PT2_7 */ 582 #define SDHC0_D2_PIO2_7 N9X_MUX('2',7,3) /* PT2_7 */ 583 #define SCT0_OUT5_PIO2_7 N9X_MUX('2',7,4) /* PT2_7 */ 584 #define PWM1_B0_PIO2_7 N9X_MUX('2',7,5) /* PT2_7 */ 585 #define FLEXIO0_D15_PIO2_7 N9X_MUX('2',7,6) /* PT2_7 */ 586 #define FLEXSPI0_B_DATA3_PIO2_7 N9X_MUX('2',7,8) /* PT2_7 */ 587 #define SINC0_MBIT2_PIO2_7 N9X_MUX('2',7,9) /* PT2_7 */ 588 #define SAI0_TX_FS_PIO2_7 N9X_MUX('2',7,10) /* PT2_7 */ 589 #define PIO2_8 N9X_MUX('2',8,0) /* PT2_8 */ 590 #define TRACE_DATA0_PIO2_8 N9X_MUX('2',8,1) /* PT2_8 */ 591 #define SDHC0_D7_PIO2_8 N9X_MUX('2',8,3) /* PT2_8 */ 592 #define SCT0_IN2_PIO2_8 N9X_MUX('2',8,4) /* PT2_8 */ 593 #define PWM1_X0_PIO2_8 N9X_MUX('2',8,5) /* PT2_8 */ 594 #define FLEXIO0_D16_PIO2_8 N9X_MUX('2',8,6) /* PT2_8 */ 595 #define FLEXSPI0_B_DATA4_PIO2_8 N9X_MUX('2',8,8) /* PT2_8 */ 596 #define SINC0_MCLK3_PIO2_8 N9X_MUX('2',8,9) /* PT2_8 */ 597 #define SAI1_TXD0_PIO2_8 N9X_MUX('2',8,10) /* PT2_8 */ 598 #define PIO2_9 N9X_MUX('2',9,0) /* PT2_9 */ 599 #define TRACE_DATA1_PIO2_9 N9X_MUX('2',9,1) /* PT2_9 */ 600 #define SDHC0_D6_PIO2_9 N9X_MUX('2',9,3) /* PT2_9 */ 601 #define SCT0_IN3_PIO2_9 N9X_MUX('2',9,4) /* PT2_9 */ 602 #define PWM1_X1_PIO2_9 N9X_MUX('2',9,5) /* PT2_9 */ 603 #define FLEXIO0_D17_PIO2_9 N9X_MUX('2',9,6) /* PT2_9 */ 604 #define FLEXSPI0_B_DATA5_PIO2_9 N9X_MUX('2',9,8) /* PT2_9 */ 605 #define SINC0_MBIT3_PIO2_9 N9X_MUX('2',9,9) /* PT2_9 */ 606 #define SAI1_RXD0_PIO2_9 N9X_MUX('2',9,10) /* PT2_9 */ 607 #define PIO2_10 N9X_MUX('2',10,0) /* PT2_10 */ 608 #define TRACE_DATA2_PIO2_10 N9X_MUX('2',10,1) /* PT2_10 */ 609 #define SCT0_IN4_PIO2_10 N9X_MUX('2',10,4) /* PT2_10 */ 610 #define PWM1_X2_PIO2_10 N9X_MUX('2',10,5) /* PT2_10 */ 611 #define FLEXIO0_D18_PIO2_10 N9X_MUX('2',10,6) /* PT2_10 */ 612 #define FLEXSPI0_B_DATA6_PIO2_10 N9X_MUX('2',10,8) /* PT2_10 */ 613 #define SINC0_MCLK4_PIO2_10 N9X_MUX('2',10,9) /* PT2_10 */ 614 #define SAI1_RXD1_PIO2_10 N9X_MUX('2',10,10) /* PT2_10 */ 615 #define PIO2_11 N9X_MUX('2',11,0) /* PT2_11 */ 616 #define TRACE_DATA3_PIO2_11 N9X_MUX('2',11,1) /* PT2_11 */ 617 #define SCT0_IN5_PIO2_11 N9X_MUX('2',11,4) /* PT2_11 */ 618 #define PWM1_X3_PIO2_11 N9X_MUX('2',11,5) /* PT2_11 */ 619 #define FLEXIO0_D19_PIO2_11 N9X_MUX('2',11,6) /* PT2_11 */ 620 #define FLEXSPI0_B_DATA7_PIO2_11 N9X_MUX('2',11,8) /* PT2_11 */ 621 #define SINC0_MBIT4_PIO2_11 N9X_MUX('2',11,9) /* PT2_11 */ 622 #define SAI1_TXD1_PIO2_11 N9X_MUX('2',11,10) /* PT2_11 */ 623 #define PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */ 624 #define WUU0_IN22_PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */ 625 #define TRIG_IN0_PIO3_0 N9X_MUX('3',0,1) /* PT3_0 */ 626 #define FC7_P3_PIO3_0 N9X_MUX('3',0,3) /* PT3_0 */ 627 #define CT_INP16_PIO3_0 N9X_MUX('3',0,4) /* PT3_0 */ 628 #define PWM0_A0_PIO3_0 N9X_MUX('3',0,5) /* PT3_0 */ 629 #define FLEXIO0_D8_PIO3_0 N9X_MUX('3',0,6) /* PT3_0 */ 630 #define FLEXSPI0_A_SS0_b_PIO3_0 N9X_MUX('3',0,8) /* PT3_0 */ 631 #define PIO3_1 N9X_MUX('3',1,0) /* PT3_1 */ 632 #define TRIG_IN1_PIO3_1 N9X_MUX('3',1,1) /* PT3_1 */ 633 #define FC6_P0_PIO3_1 N9X_MUX('3',1,2) /* PT3_1 */ 634 #define FC7_P6_PIO3_1 N9X_MUX('3',1,3) /* PT3_1 */ 635 #define CT_INP17_PIO3_1 N9X_MUX('3',1,4) /* PT3_1 */ 636 #define PWM0_B0_PIO3_1 N9X_MUX('3',1,5) /* PT3_1 */ 637 #define FLEXIO0_D9_PIO3_1 N9X_MUX('3',1,6) /* PT3_1 */ 638 #define FLEXSPI0_A_SS1_b_PIO3_1 N9X_MUX('3',1,8) /* PT3_1 */ 639 #define FREQME_CLK_OUT0_PIO3_1 N9X_MUX('3',1,12) /* PT3_1 */ 640 #define PIO3_2 N9X_MUX('3',2,0) /* PT3_2 */ 641 #define FC7_P0_PIO3_2 N9X_MUX('3',2,2) /* PT3_2 */ 642 #define CT4_MAT0_PIO3_2 N9X_MUX('3',2,4) /* PT3_2 */ 643 #define PWM0_X0_PIO3_2 N9X_MUX('3',2,5) /* PT3_2 */ 644 #define FLEXIO0_D10_PIO3_2 N9X_MUX('3',2,6) /* PT3_2 */ 645 #define SIM1_PD_PIO3_2 N9X_MUX('3',2,9) /* PT3_2 */ 646 #define PIO3_3 N9X_MUX('3',3,0) /* PT3_3 */ 647 #define FC7_P1_PIO3_3 N9X_MUX('3',3,2) /* PT3_3 */ 648 #define CT4_MAT1_PIO3_3 N9X_MUX('3',3,4) /* PT3_3 */ 649 #define PWM0_X1_PIO3_3 N9X_MUX('3',3,5) /* PT3_3 */ 650 #define FLEXIO0_D11_PIO3_3 N9X_MUX('3',3,6) /* PT3_3 */ 651 #define SIM1_RST_PIO3_3 N9X_MUX('3',3,9) /* PT3_3 */ 652 #define PIO3_4 N9X_MUX('3',4,0) /* PT3_4 */ 653 #define FC7_P2_PIO3_4 N9X_MUX('3',4,2) /* PT3_4 */ 654 #define CT_INP18_PIO3_4 N9X_MUX('3',4,4) /* PT3_4 */ 655 #define PWM0_X2_PIO3_4 N9X_MUX('3',4,5) /* PT3_4 */ 656 #define FLEXIO0_D12_PIO3_4 N9X_MUX('3',4,6) /* PT3_4 */ 657 #define SIM1_CLK_PIO3_4 N9X_MUX('3',4,9) /* PT3_4 */ 658 #define PIO3_5 N9X_MUX('3',5,0) /* PT3_5 */ 659 #define FC7_P3_PIO3_5 N9X_MUX('3',5,2) /* PT3_5 */ 660 #define CT_INP19_PIO3_5 N9X_MUX('3',5,4) /* PT3_5 */ 661 #define PWM0_X3_PIO3_5 N9X_MUX('3',5,5) /* PT3_5 */ 662 #define FLEXIO0_D13_PIO3_5 N9X_MUX('3',5,6) /* PT3_5 */ 663 #define SIM1_IO_PIO3_5 N9X_MUX('3',5,9) /* PT3_5 */ 664 #define PIO3_6 N9X_MUX('3',6,0) /* PT3_6 */ 665 #define CLKOUT_PIO3_6 N9X_MUX('3',6,1) /* PT3_6 */ 666 #define FC6_P1_PIO3_6 N9X_MUX('3',6,2) /* PT3_6 */ 667 #define CT4_MAT2_PIO3_6 N9X_MUX('3',6,4) /* PT3_6 */ 668 #define PWM0_A1_PIO3_6 N9X_MUX('3',6,5) /* PT3_6 */ 669 #define FLEXIO0_D14_PIO3_6 N9X_MUX('3',6,6) /* PT3_6 */ 670 #define FLEXSPI0_A_DQS_PIO3_6 N9X_MUX('3',6,8) /* PT3_6 */ 671 #define SIM1_VCCEN_PIO3_6 N9X_MUX('3',6,9) /* PT3_6 */ 672 #define SAI1_MCLK_PIO3_6 N9X_MUX('3',6,10) /* PT3_6 */ 673 #define FREQME_CLK_OUT1_PIO3_6 N9X_MUX('3',6,12) /* PT3_6 */ 674 #define PIO3_7 N9X_MUX('3',7,0) /* PT3_7 */ 675 #define FC6_P6_PIO3_7 N9X_MUX('3',7,2) /* PT3_7 */ 676 #define FC7_P1_PIO3_7 N9X_MUX('3',7,3) /* PT3_7 */ 677 #define CT4_MAT3_PIO3_7 N9X_MUX('3',7,4) /* PT3_7 */ 678 #define PWM0_B1_PIO3_7 N9X_MUX('3',7,5) /* PT3_7 */ 679 #define FLEXIO0_D15_PIO3_7 N9X_MUX('3',7,6) /* PT3_7 */ 680 #define FLEXSPI0_A_SCLK_PIO3_7 N9X_MUX('3',7,8) /* PT3_7 */ 681 #define SIM0_VCCEN_PIO3_7 N9X_MUX('3',7,9) /* PT3_7 */ 682 #define SAI0_MCLK_PIO3_7 N9X_MUX('3',7,10) /* PT3_7 */ 683 #define WUU0_IN23_PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */ 684 #define PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */ 685 #define FC6_P4_PIO3_8 N9X_MUX('3',8,2) /* PT3_8 */ 686 #define FC7_P0_PIO3_8 N9X_MUX('3',8,3) /* PT3_8 */ 687 #define CT_INP4_PIO3_8 N9X_MUX('3',8,4) /* PT3_8 */ 688 #define PWM0_A2_PIO3_8 N9X_MUX('3',8,5) /* PT3_8 */ 689 #define FLEXIO0_D16_PIO3_8 N9X_MUX('3',8,6) /* PT3_8 */ 690 #define FLEXSPI0_A_DATA0_PIO3_8 N9X_MUX('3',8,8) /* PT3_8 */ 691 #define SIM0_PD_PIO3_8 N9X_MUX('3',8,9) /* PT3_8 */ 692 #define SAI0_TX_BCLK_PIO3_8 N9X_MUX('3',8,10) /* PT3_8 */ 693 #define PIO3_9 N9X_MUX('3',9,0) /* PT3_9 */ 694 #define FC6_P5_PIO3_9 N9X_MUX('3',9,2) /* PT3_9 */ 695 #define FC7_P2_PIO3_9 N9X_MUX('3',9,3) /* PT3_9 */ 696 #define CT_INP5_PIO3_9 N9X_MUX('3',9,4) /* PT3_9 */ 697 #define PWM0_B2_PIO3_9 N9X_MUX('3',9,5) /* PT3_9 */ 698 #define FLEXIO0_D17_PIO3_9 N9X_MUX('3',9,6) /* PT3_9 */ 699 #define FLEXSPI0_A_DATA1_PIO3_9 N9X_MUX('3',9,8) /* PT3_9 */ 700 #define SIM0_RST_PIO3_9 N9X_MUX('3',9,9) /* PT3_9 */ 701 #define SAI0_TX_FS_PIO3_9 N9X_MUX('3',9,10) /* PT3_9 */ 702 #define PIO3_10 N9X_MUX('3',10,0) /* PT3_10 */ 703 #define FC6_P2_PIO3_10 N9X_MUX('3',10,2) /* PT3_10 */ 704 #define FC7_P4_PIO3_10 N9X_MUX('3',10,3) /* PT3_10 */ 705 #define CT1_MAT0_PIO3_10 N9X_MUX('3',10,4) /* PT3_10 */ 706 #define PWM0_A3_PIO3_10 N9X_MUX('3',10,5) /* PT3_10 */ 707 #define FLEXIO0_D18_PIO3_10 N9X_MUX('3',10,6) /* PT3_10 */ 708 #define FLEXSPI0_A_DATA2_PIO3_10 N9X_MUX('3',10,8) /* PT3_10 */ 709 #define SIM0_CLK_PIO3_10 N9X_MUX('3',10,9) /* PT3_10 */ 710 #define SAI0_TXD0_PIO3_10 N9X_MUX('3',10,10) /* PT3_10 */ 711 #define WUU0_IN24_PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */ 712 #define PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */ 713 #define FC6_P3_PIO3_11 N9X_MUX('3',11,2) /* PT3_11 */ 714 #define FC7_P5_PIO3_11 N9X_MUX('3',11,3) /* PT3_11 */ 715 #define CT1_MAT1_PIO3_11 N9X_MUX('3',11,4) /* PT3_11 */ 716 #define PWM0_B3_PIO3_11 N9X_MUX('3',11,5) /* PT3_11 */ 717 #define FLEXIO0_D19_PIO3_11 N9X_MUX('3',11,6) /* PT3_11 */ 718 #define FLEXSPI0_A_DATA3_PIO3_11 N9X_MUX('3',11,8) /* PT3_11 */ 719 #define SIM0_IO_PIO3_11 N9X_MUX('3',11,9) /* PT3_11 */ 720 #define SAI0_RXD0_PIO3_11 N9X_MUX('3',11,10) /* PT3_11 */ 721 #define PIO3_12 N9X_MUX('3',12,0) /* PT3_12 */ 722 #define FC7_P4_PIO3_12 N9X_MUX('3',12,2) /* PT3_12 */ 723 #define FC6_P4_PIO3_12 N9X_MUX('3',12,3) /* PT3_12 */ 724 #define CT1_MAT2_PIO3_12 N9X_MUX('3',12,4) /* PT3_12 */ 725 #define PWM1_A0_PIO3_12 N9X_MUX('3',12,5) /* PT3_12 */ 726 #define FLEXIO0_D20_PIO3_12 N9X_MUX('3',12,6) /* PT3_12 */ 727 #define FLEXSPI0_A_DATA4_PIO3_12 N9X_MUX('3',12,8) /* PT3_12 */ 728 #define SAI0_RXD1_PIO3_12 N9X_MUX('3',12,10) /* PT3_12 */ 729 #define PIO3_13 N9X_MUX('3',13,0) /* PT3_13 */ 730 #define FC7_P5_PIO3_13 N9X_MUX('3',13,2) /* PT3_13 */ 731 #define FC6_P5_PIO3_13 N9X_MUX('3',13,3) /* PT3_13 */ 732 #define CT1_MAT3_PIO3_13 N9X_MUX('3',13,4) /* PT3_13 */ 733 #define PWM1_B0_PIO3_13 N9X_MUX('3',13,5) /* PT3_13 */ 734 #define FLEXIO0_D21_PIO3_13 N9X_MUX('3',13,6) /* PT3_13 */ 735 #define FLEXSPI0_A_DATA5_PIO3_13 N9X_MUX('3',13,8) /* PT3_13 */ 736 #define SAI0_TXD1_PIO3_13 N9X_MUX('3',13,10) /* PT3_13 */ 737 #define WUU0_IN25_PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */ 738 #define PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */ 739 #define FC8_P0_PIO3_14 N9X_MUX('3',14,2) /* PT3_14 */ 740 #define CT_INP6_PIO3_14 N9X_MUX('3',14,4) /* PT3_14 */ 741 #define PWM1_A1_PIO3_14 N9X_MUX('3',14,5) /* PT3_14 */ 742 #define FLEXIO0_D22_PIO3_14 N9X_MUX('3',14,6) /* PT3_14 */ 743 #define FLEXSPI0_A_DATA6_PIO3_14 N9X_MUX('3',14,8) /* PT3_14 */ 744 #define SAI0_RX_BCLK_PIO3_14 N9X_MUX('3',14,10) /* PT3_14 */ 745 #define PIO3_15 N9X_MUX('3',15,0) /* PT3_15 */ 746 #define FC8_P1_PIO3_15 N9X_MUX('3',15,2) /* PT3_15 */ 747 #define CT_INP7_PIO3_15 N9X_MUX('3',15,4) /* PT3_15 */ 748 #define PWM1_B1_PIO3_15 N9X_MUX('3',15,5) /* PT3_15 */ 749 #define FLEXIO0_D23_PIO3_15 N9X_MUX('3',15,6) /* PT3_15 */ 750 #define FLEXSPI0_A_DATA7_PIO3_15 N9X_MUX('3',15,8) /* PT3_15 */ 751 #define SAI0_RX_FS_PIO3_15 N9X_MUX('3',15,10) /* PT3_15 */ 752 #define PIO3_16 N9X_MUX('3',16,0) /* PT3_16 */ 753 #define FC8_P2_PIO3_16 N9X_MUX('3',16,2) /* PT3_16 */ 754 #define CT_INP8_PIO3_16 N9X_MUX('3',16,4) /* PT3_16 */ 755 #define PWM1_A2_PIO3_16 N9X_MUX('3',16,5) /* PT3_16 */ 756 #define FLEXIO0_D24_PIO3_16 N9X_MUX('3',16,6) /* PT3_16 */ 757 #define SIM0_CLK_PIO3_16 N9X_MUX('3',16,9) /* PT3_16 */ 758 #define SAI1_TX_BCLK_PIO3_16 N9X_MUX('3',16,10) /* PT3_16 */ 759 #define PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */ 760 #define WUU0_IN26_PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */ 761 #define FC8_P3_PIO3_17 N9X_MUX('3',17,2) /* PT3_17 */ 762 #define CT_INP9_PIO3_17 N9X_MUX('3',17,4) /* PT3_17 */ 763 #define PWM1_B2_PIO3_17 N9X_MUX('3',17,5) /* PT3_17 */ 764 #define FLEXIO0_D25_PIO3_17 N9X_MUX('3',17,6) /* PT3_17 */ 765 #define SIM0_IO_PIO3_17 N9X_MUX('3',17,9) /* PT3_17 */ 766 #define SAI1_TX_FS_PIO3_17 N9X_MUX('3',17,10) /* PT3_17 */ 767 #define PIO3_18 N9X_MUX('3',18,0) /* PT3_18 */ 768 #define FC6_P6_PIO3_18 N9X_MUX('3',18,3) /* PT3_18 */ 769 #define CT2_MAT0_PIO3_18 N9X_MUX('3',18,4) /* PT3_18 */ 770 #define PWM1_X0_PIO3_18 N9X_MUX('3',18,5) /* PT3_18 */ 771 #define FLEXIO0_D26_PIO3_18 N9X_MUX('3',18,6) /* PT3_18 */ 772 #define SAI1_RX_BCLK_PIO3_18 N9X_MUX('3',18,10) /* PT3_18 */ 773 #define PIO3_19 N9X_MUX('3',19,0) /* PT3_19 */ 774 #define FC7_P6_PIO3_19 N9X_MUX('3',19,2) /* PT3_19 */ 775 #define CT2_MAT1_PIO3_19 N9X_MUX('3',19,4) /* PT3_19 */ 776 #define PWM1_X1_PIO3_19 N9X_MUX('3',19,5) /* PT3_19 */ 777 #define FLEXIO0_D27_PIO3_19 N9X_MUX('3',19,6) /* PT3_19 */ 778 #define SAI1_RX_FS_PIO3_19 N9X_MUX('3',19,10) /* PT3_19 */ 779 #define WUU0_IN27_PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */ 780 #define PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */ 781 #define TRIG_OUT0_PIO3_20 N9X_MUX('3',20,1) /* PT3_20 */ 782 #define FC8_P4_PIO3_20 N9X_MUX('3',20,2) /* PT3_20 */ 783 #define FC6_P0_PIO3_20 N9X_MUX('3',20,3) /* PT3_20 */ 784 #define CT2_MAT2_PIO3_20 N9X_MUX('3',20,4) /* PT3_20 */ 785 #define PWM1_A3_PIO3_20 N9X_MUX('3',20,5) /* PT3_20 */ 786 #define FLEXIO0_D28_PIO3_20 N9X_MUX('3',20,6) /* PT3_20 */ 787 #define SIM0_PD_PIO3_20 N9X_MUX('3',20,9) /* PT3_20 */ 788 #define SAI1_TXD0_PIO3_20 N9X_MUX('3',20,10) /* PT3_20 */ 789 #define PIO3_21 N9X_MUX('3',21,0) /* PT3_21 */ 790 #define TRIG_OUT1_PIO3_21 N9X_MUX('3',21,1) /* PT3_21 */ 791 #define FC8_P5_PIO3_21 N9X_MUX('3',21,2) /* PT3_21 */ 792 #define FC6_P1_PIO3_21 N9X_MUX('3',21,3) /* PT3_21 */ 793 #define CT2_MAT3_PIO3_21 N9X_MUX('3',21,4) /* PT3_21 */ 794 #define PWM1_B3_PIO3_21 N9X_MUX('3',21,5) /* PT3_21 */ 795 #define FLEXIO0_D29_PIO3_21 N9X_MUX('3',21,6) /* PT3_21 */ 796 #define SIM0_RST_PIO3_21 N9X_MUX('3',21,9) /* PT3_21 */ 797 #define SAI1_RXD0_PIO3_21 N9X_MUX('3',21,10) /* PT3_21 */ 798 #define PIO3_22 N9X_MUX('3',22,0) /* PT3_22 */ 799 #define FC8_P6_PIO3_22 N9X_MUX('3',22,2) /* PT3_22 */ 800 #define FC6_P2_PIO3_22 N9X_MUX('3',22,3) /* PT3_22 */ 801 #define CT_INP10_PIO3_22 N9X_MUX('3',22,4) /* PT3_22 */ 802 #define PWM1_X2_PIO3_22 N9X_MUX('3',22,5) /* PT3_22 */ 803 #define FLEXIO0_D30_PIO3_22 N9X_MUX('3',22,6) /* PT3_22 */ 804 #define SIM0_VCCEN_PIO3_22 N9X_MUX('3',22,9) /* PT3_22 */ 805 #define SAI1_RXD1_PIO3_22 N9X_MUX('3',22,10) /* PT3_22 */ 806 #define PIO3_23 N9X_MUX('3',23,0) /* PT3_23 */ 807 #define FC6_P3_PIO3_23 N9X_MUX('3',23,3) /* PT3_23 */ 808 #define CT_INP11_PIO3_23 N9X_MUX('3',23,4) /* PT3_23 */ 809 #define PWM1_X3_PIO3_23 N9X_MUX('3',23,5) /* PT3_23 */ 810 #define FLEXIO0_D31_PIO3_23 N9X_MUX('3',23,6) /* PT3_23 */ 811 #define SAI1_TXD1_PIO3_23 N9X_MUX('3',23,10) /* PT3_23 */ 812 #define PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */ 813 #define WUU0_IN18_PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */ 814 #define TRIG_IN6_PIO4_0 N9X_MUX('4',0,1) /* PT4_0 */ 815 #define FC2_P0_PIO4_0 N9X_MUX('4',0,2) /* PT4_0 */ 816 #define CT_INP16_PIO4_0 N9X_MUX('4',0,4) /* PT4_0 */ 817 #define PLU_IN0_PIO4_0 N9X_MUX('4',0,8) /* PT4_0 */ 818 #define SINC0_MCLK3_PIO4_0 N9X_MUX('4',0,9) /* PT4_0 */ 819 #define PIO4_1 N9X_MUX('4',1,0) /* PT4_1 */ 820 #define TRIG_IN7_PIO4_1 N9X_MUX('4',1,1) /* PT4_1 */ 821 #define FC2_P1_PIO4_1 N9X_MUX('4',1,2) /* PT4_1 */ 822 #define CT_INP17_PIO4_1 N9X_MUX('4',1,4) /* PT4_1 */ 823 #define PLU_IN1_PIO4_1 N9X_MUX('4',1,8) /* PT4_1 */ 824 #define PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 825 #define ADC0_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 826 #define CMP0_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 827 #define CMP2_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 828 #define ADC1_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 829 #define DAC0_OUT_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 830 #define CMP1_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */ 831 #define TRIG_IN6_PIO4_2 N9X_MUX('4',2,1) /* PT4_2 */ 832 #define FC2_P2_PIO4_2 N9X_MUX('4',2,2) /* PT4_2 */ 833 #define CT_INP12_PIO4_2 N9X_MUX('4',2,4) /* PT4_2 */ 834 #define PLU_IN2_PIO4_2 N9X_MUX('4',2,8) /* PT4_2 */ 835 #define SINC0_MBIT3_PIO4_2 N9X_MUX('4',2,9) /* PT4_2 */ 836 #define ADC1_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 837 #define PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 838 #define CMP1_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 839 #define ADC0_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 840 #define DAC1_OUT_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 841 #define CMP2_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 842 #define CMP0_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 843 #define WUU0_IN19_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */ 844 #define TRIG_IN7_PIO4_3 N9X_MUX('4',3,1) /* PT4_3 */ 845 #define FC2_P3_PIO4_3 N9X_MUX('4',3,2) /* PT4_3 */ 846 #define CT_INP13_PIO4_3 N9X_MUX('4',3,4) /* PT4_3 */ 847 #define PLU_IN3_PIO4_3 N9X_MUX('4',3,8) /* PT4_3 */ 848 #define PIO4_4 N9X_MUX('4',4,0) /* PT4_4 */ 849 #define FC2_P4_PIO4_4 N9X_MUX('4',4,2) /* PT4_4 */ 850 #define CT_INP14_PIO4_4 N9X_MUX('4',4,4) /* PT4_4 */ 851 #define PLU_IN4_PIO4_4 N9X_MUX('4',4,8) /* PT4_4 */ 852 #define SINC0_MCLK4_PIO4_4 N9X_MUX('4',4,9) /* PT4_4 */ 853 #define PIO4_5 N9X_MUX('4',5,0) /* PT4_5 */ 854 #define FC2_P5_PIO4_5 N9X_MUX('4',5,2) /* PT4_5 */ 855 #define CT_INP15_PIO4_5 N9X_MUX('4',5,4) /* PT4_5 */ 856 #define PLU_IN5_PIO4_5 N9X_MUX('4',5,8) /* PT4_5 */ 857 #define SINC0_MBIT4_PIO4_5 N9X_MUX('4',5,9) /* PT4_5 */ 858 #define PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */ 859 #define TRIG_OUT4_PIO4_6 N9X_MUX('4',6,1) /* PT4_6 */ 860 #define FC2_P6_PIO4_6 N9X_MUX('4',6,2) /* PT4_6 */ 861 #define CT_INP18_PIO4_6 N9X_MUX('4',6,4) /* PT4_6 */ 862 #define PLU_CLK_PIO4_6 N9X_MUX('4',6,8) /* PT4_6 */ 863 #define PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */ 864 #define CT_INP19_PIO4_7 N9X_MUX('4',7,4) /* PT4_7 */ 865 #define ADC0_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 866 #define PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 867 #define OPAMP0_INP0_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 868 #define WUU0_IN20_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 869 #define ADC1_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */ 870 #define USB0_VBUS_DET_PIO4_12 N9X_MUX('4',12,1) /* PT4_12 */ 871 #define FC2_P0_PIO4_12 N9X_MUX('4',12,2) /* PT4_12 */ 872 #define CT4_MAT0_PIO4_12 N9X_MUX('4',12,4) /* PT4_12 */ 873 #define FLEXIO0_D20_PIO4_12 N9X_MUX('4',12,6) /* PT4_12 */ 874 #define PLU_OUT0_PIO4_12 N9X_MUX('4',12,8) /* PT4_12 */ 875 #define SINC0_MCLK0_PIO4_12 N9X_MUX('4',12,9) /* PT4_12 */ 876 #define CAN0_RXD_PIO4_12 N9X_MUX('4',12,11) /* PT4_12 */ 877 #define OPAMP0_INP1_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 878 #define ADC1_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 879 #define ADC0_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 880 #define PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */ 881 #define TRIG_IN8_PIO4_13 N9X_MUX('4',13,1) /* PT4_13 */ 882 #define FC2_P1_PIO4_13 N9X_MUX('4',13,2) /* PT4_13 */ 883 #define USB1_ID_PIO4_13 N9X_MUX('4',13,3) /* PT4_13 */ 884 #define CT4_MAT1_PIO4_13 N9X_MUX('4',13,4) /* PT4_13 */ 885 #define FLEXIO0_D21_PIO4_13 N9X_MUX('4',13,6) /* PT4_13 */ 886 #define PLU_OUT1_PIO4_13 N9X_MUX('4',13,8) /* PT4_13 */ 887 #define SINC0_MBIT0_PIO4_13 N9X_MUX('4',13,9) /* PT4_13 */ 888 #define CAN0_TXD_PIO4_13 N9X_MUX('4',13,11) /* PT4_13 */ 889 #define PIO4_14 N9X_MUX('4',14,0) /* PT4_14 */ 890 #define CT4_MAT2_PIO4_14 N9X_MUX('4',14,4) /* PT4_14 */ 891 #define FLEXIO0_D22_PIO4_14 N9X_MUX('4',14,6) /* PT4_14 */ 892 #define PLU_OUT2_PIO4_14 N9X_MUX('4',14,8) /* PT4_14 */ 893 #define PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 894 #define ADC0_A1_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 895 #define WUU0_IN21_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 896 #define CMP0_IN4P_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 897 #define OPAMP0_OUT_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */ 898 #define TRIG_OUT4_PIO4_15 N9X_MUX('4',15,1) /* PT4_15 */ 899 #define USB1_VBUS_DIG_PIO4_15 N9X_MUX('4',15,3) /* PT4_15 */ 900 #define CT4_MAT3_PIO4_15 N9X_MUX('4',15,4) /* PT4_15 */ 901 #define FLEXIO0_D23_PIO4_15 N9X_MUX('4',15,6) /* PT4_15 */ 902 #define PLU_OUT3_PIO4_15 N9X_MUX('4',15,8) /* PT4_15 */ 903 #define SINC0_MCLK_OUT0_PIO4_15 N9X_MUX('4',15,9) /* PT4_15 */ 904 #define CAN1_RXD_PIO4_15 N9X_MUX('4',15,11) /* PT4_15 */ 905 #define ADC0_A6_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 906 #define PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 907 #define OPAMP1_INP0_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */ 908 #define FC2_P2_PIO4_16 N9X_MUX('4',16,2) /* PT4_16 */ 909 #define USB1_OTG_PWR_PIO4_16 N9X_MUX('4',16,3) /* PT4_16 */ 910 #define CT3_MAT0_PIO4_16 N9X_MUX('4',16,4) /* PT4_16 */ 911 #define FLEXIO0_D24_PIO4_16 N9X_MUX('4',16,6) /* PT4_16 */ 912 #define PLU_OUT4_PIO4_16 N9X_MUX('4',16,8) /* PT4_16 */ 913 #define SINC0_MCLK1_PIO4_16 N9X_MUX('4',16,9) /* PT4_16 */ 914 #define CAN1_TXD_PIO4_16 N9X_MUX('4',16,11) /* PT4_16 */ 915 #define OPAMP1_INP1_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 916 #define ADC0_B6_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 917 #define PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */ 918 #define TRIG_IN9_PIO4_17 N9X_MUX('4',17,1) /* PT4_17 */ 919 #define FC2_P3_PIO4_17 N9X_MUX('4',17,2) /* PT4_17 */ 920 #define USB1_OTG_OC_PIO4_17 N9X_MUX('4',17,3) /* PT4_17 */ 921 #define CT3_MAT1_PIO4_17 N9X_MUX('4',17,4) /* PT4_17 */ 922 #define FLEXIO0_D25_PIO4_17 N9X_MUX('4',17,6) /* PT4_17 */ 923 #define PLU_OUT5_PIO4_17 N9X_MUX('4',17,8) /* PT4_17 */ 924 #define SINC0_MBIT1_PIO4_17 N9X_MUX('4',17,9) /* PT4_17 */ 925 #define PIO4_18 N9X_MUX('4',18,0) /* PT4_18 */ 926 #define CT3_MAT2_PIO4_18 N9X_MUX('4',18,4) /* PT4_18 */ 927 #define FLEXIO0_D26_PIO4_18 N9X_MUX('4',18,6) /* PT4_18 */ 928 #define PLU_OUT6_PIO4_18 N9X_MUX('4',18,8) /* PT4_18 */ 929 #define CMP1_IN4P_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 930 #define ADC0_B1_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 931 #define PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 932 #define OPAMP1_OUT_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */ 933 #define TRIG_OUT5_PIO4_19 N9X_MUX('4',19,1) /* PT4_19 */ 934 #define CT3_MAT3_PIO4_19 N9X_MUX('4',19,4) /* PT4_19 */ 935 #define FLEXIO0_D27_PIO4_19 N9X_MUX('4',19,6) /* PT4_19 */ 936 #define PLU_OUT7_PIO4_19 N9X_MUX('4',19,8) /* PT4_19 */ 937 #define SINC0_MCLK_OUT1_PIO4_19 N9X_MUX('4',19,9) /* PT4_19 */ 938 #define OPAMP2_INP0_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 939 #define PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 940 #define ADC1_A6_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */ 941 #define TRIG_IN8_PIO4_20 N9X_MUX('4',20,1) /* PT4_20 */ 942 #define FC2_P4_PIO4_20 N9X_MUX('4',20,2) /* PT4_20 */ 943 #define CT2_MAT0_PIO4_20 N9X_MUX('4',20,4) /* PT4_20 */ 944 #define FLEXIO0_D28_PIO4_20 N9X_MUX('4',20,6) /* PT4_20 */ 945 #define SINC0_MCLK2_PIO4_20 N9X_MUX('4',20,9) /* PT4_20 */ 946 #define OPAMP2_INP1_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 947 #define PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 948 #define ADC1_B6_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */ 949 #define TRIG_IN9_PIO4_21 N9X_MUX('4',21,1) /* PT4_21 */ 950 #define FC2_P5_PIO4_21 N9X_MUX('4',21,2) /* PT4_21 */ 951 #define CT2_MAT1_PIO4_21 N9X_MUX('4',21,4) /* PT4_21 */ 952 #define FLEXIO0_D29_PIO4_21 N9X_MUX('4',21,6) /* PT4_21 */ 953 #define SINC0_MBIT2_PIO4_21 N9X_MUX('4',21,9) /* PT4_21 */ 954 #define PIO4_22 N9X_MUX('4',22,0) /* PT4_22 */ 955 #define CT2_MAT2_PIO4_22 N9X_MUX('4',22,4) /* PT4_22 */ 956 #define FLEXIO0_D30_PIO4_22 N9X_MUX('4',22,6) /* PT4_22 */ 957 #define ADC0_B2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 958 #define PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 959 #define ADC1_B3_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 960 #define CMP2_IN4P_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 961 #define ADC0_A2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 962 #define OPAMP2_OUT_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */ 963 #define TRIG_OUT5_PIO4_23 N9X_MUX('4',23,1) /* PT4_23 */ 964 #define FC2_P6_PIO4_23 N9X_MUX('4',23,2) /* PT4_23 */ 965 #define CT2_MAT3_PIO4_23 N9X_MUX('4',23,4) /* PT4_23 */ 966 #define FLEXIO0_D31_PIO4_23 N9X_MUX('4',23,6) /* PT4_23 */ 967 #define SINC0_MCLK_OUT2_PIO4_23 N9X_MUX('4',23,9) /* PT4_23 */ 968 #define ADC1_B8_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 969 #define EXTAL32K_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 970 #define PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */ 971 #define TRIG_IN10_PIO5_0 N9X_MUX('5',0,1) /* PT5_0 */ 972 #define LPTMR0_ALT2_PIO5_0 N9X_MUX('5',0,2) /* PT5_0 */ 973 #define PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 974 #define XTAL32K_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 975 #define ADC1_B9_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */ 976 #define TRIG_OUT6_PIO5_1 N9X_MUX('5',1,1) /* PT5_1 */ 977 #define LPTMR1_ALT2_PIO5_1 N9X_MUX('5',1,2) /* PT5_1 */ 978 #define PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */ 979 #define ADC1_B10_PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */ 980 #define VBAT_WAKEUP_b_PIO5_2 N9X_MUX('5',2,1) /* PT5_2 */ 981 #define SPC_LPREQ_PIO5_2 N9X_MUX('5',2,2) /* PT5_2 */ 982 #define TAMPER0_PIO5_2 N9X_MUX('5',2,3) /* PT5_2 */ 983 #define PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */ 984 #define ADC1_B11_PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */ 985 #define TRIG_IN11_PIO5_3 N9X_MUX('5',3,1) /* PT5_3 */ 986 #define RTC_CLKOUT_PIO5_3 N9X_MUX('5',3,2) /* PT5_3 */ 987 #define TAMPER1_PIO5_3 N9X_MUX('5',3,3) /* PT5_3 */ 988 #define ADC1_B12_PIO5_4 N9X_MUX('5',4,0) /* PT5_4 */ 989 #define PIO5_4 N9X_MUX('5',4,0) /* PT5_4 */ 990 #define TRIG_OUT7_PIO5_4 N9X_MUX('5',4,1) /* PT5_4 */ 991 #define SPC_LPREQ_PIO5_4 N9X_MUX('5',4,2) /* PT5_4 */ 992 #define TAMPER2_PIO5_4 N9X_MUX('5',4,3) /* PT5_4 */ 993 #define PIO5_5 N9X_MUX('5',5,0) /* PT5_5 */ 994 #define ADC1_B13_PIO5_5 N9X_MUX('5',5,0) /* PT5_5 */ 995 #define TRIG_IN10_PIO5_5 N9X_MUX('5',5,1) /* PT5_5 */ 996 #define LPTMR0_ALT2_PIO5_5 N9X_MUX('5',5,2) /* PT5_5 */ 997 #define TAMPER3_PIO5_5 N9X_MUX('5',5,3) /* PT5_5 */ 998 #define ADC1_B14_PIO5_6 N9X_MUX('5',6,0) /* PT5_6 */ 999 #define PIO5_6 N9X_MUX('5',6,0) /* PT5_6 */ 1000 #define TRIG_OUT6_PIO5_6 N9X_MUX('5',6,1) /* PT5_6 */ 1001 #define LPTMR1_ALT2_PIO5_6 N9X_MUX('5',6,2) /* PT5_6 */ 1002 #define TAMPER4_PIO5_6 N9X_MUX('5',6,3) /* PT5_6 */ 1003 #define PIO5_7 N9X_MUX('5',7,0) /* PT5_7 */ 1004 #define ADC1_B15_PIO5_7 N9X_MUX('5',7,0) /* PT5_7 */ 1005 #define TRIG_IN11_PIO5_7 N9X_MUX('5',7,1) /* PT5_7 */ 1006 #define TAMPER5_PIO5_7 N9X_MUX('5',7,3) /* PT5_7 */ 1007 #define PIO5_8 N9X_MUX('5',8,0) /* PT5_8 */ 1008 #define ADC1_B16_PIO5_8 N9X_MUX('5',8,0) /* PT5_8 */ 1009 #define TRIG_OUT7_PIO5_8 N9X_MUX('5',8,1) /* PT5_8 */ 1010 #define TAMPER6_PIO5_8 N9X_MUX('5',8,3) /* PT5_8 */ 1011 #define ADC1_B17_PIO5_9 N9X_MUX('5',9,0) /* PT5_9 */ 1012 #define PIO5_9 N9X_MUX('5',9,0) /* PT5_9 */ 1013 #define TAMPER7_PIO5_9 N9X_MUX('5',9,3) /* PT5_9 */ 1014 #endif 1015
