Home
last modified time | relevance | path

Searched refs:SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25949 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
25955 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
DMIMXRT685S_cm33.h35562 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
35568 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h35562 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
35568 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h40366 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
40372 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
DMIMXRT595S_cm33.h50165 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
50171 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h48538 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
48544 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h50164 #define SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK (0x40U) macro
50170 …(((uint32_t)(x)) << SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_SHIFT)) & SYSCTL0_STARTEN1_GPIO_INT0_IRQ7_MASK)