Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h24585 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
24591 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
DMIMXRT685S_cm33.h34198 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
34204 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h34198 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
34204 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h38810 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
38816 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
DMIMXRT595S_cm33.h48609 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
48615 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h46982 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
46988 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h48608 #define SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK (0x8U) macro
48614 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_SET_SRAM_IF3_PPD_MASK)