Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25473 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
25479 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
DMIMXRT685S_cm33.h35086 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
35092 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h35086 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
35092 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39826 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
39832 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
DMIMXRT595S_cm33.h49625 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
49631 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47998 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
48004 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h49624 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK (0x100U) macro
49630 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF8_PPD_MASK)