Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25457 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
25463 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
DMIMXRT685S_cm33.h35070 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
35076 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h35070 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
35076 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39810 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
39816 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
DMIMXRT595S_cm33.h49609 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
49615 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47982 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
47988 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h49608 #define SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK (0x40U) macro
49614 …t32_t)(x)) << SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_SHIFT)) & SYSCTL0_PDRUNCFG3_CLR_SRAM_IF6_PPD_MASK)