Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25213 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
25219 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
DMIMXRT685S_cm33.h34826 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
34832 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h34826 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
34832 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39550 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
39556 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
DMIMXRT595S_cm33.h49349 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
49355 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47722 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
47728 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h49348 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK (0x40U) macro
49354 …t32_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF6_APD_MASK)