Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25277 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
25283 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
DMIMXRT685S_cm33.h34890 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
34896 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h34890 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
34896 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39614 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
39620 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
DMIMXRT595S_cm33.h49413 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
49419 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47786 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
47792 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h49412 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK (0x4000U) macro
49418 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF14_APD_MASK)