Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h25253 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
25259 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
DMIMXRT685S_cm33.h34866 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
34872 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h34866 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
34872 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39590 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
39596 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
DMIMXRT595S_cm33.h49389 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
49395 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47762 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
47768 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h49388 #define SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK (0x800U) macro
49394 …2_t)(x)) << SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_SHIFT)) & SYSCTL0_PDRUNCFG2_CLR_SRAM_IF11_APD_MASK)