Home
last modified time | relevance | path

Searched refs:SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT685S/
DMIMXRT685S_dsp.h24813 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
24819 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
DMIMXRT685S_cm33.h34426 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
34432 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT633S/
DMIMXRT633S.h34426 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
34432 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h39062 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
39068 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
DMIMXRT595S_cm33.h48861 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
48867 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h47234 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
47240 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h48860 #define SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK (0x4U) macro
48866 …(uint32_t)(x)) << SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_SHIFT)) & SYSCTL0_PDRUNCFG0_CLR_PMIC_MODE1_MASK)