Home
last modified time | relevance | path

Searched refs:SPI_RSER_TFFF_DIRS_MASK (Results 1 – 25 of 37) sorted by relevance

12

/hal_nxp-latest/s32/drivers/s32ze/BaseNXP/header/
DS32Z2_SPI.h484 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
487 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/drivers/dspi/
Dfsl_dspi.h86 …kDSPI_TxDmaEnable = (SPI_RSER_TFFF_RE_MASK | SPI_RSER_TFFF_DIRS_MASK), /*!< TFFF flag generates DM…
Dfsl_dspi.c851 base->RSER &= ~SPI_RSER_TFFF_DIRS_MASK; in DSPI_EnableInterrupts()
/hal_nxp-latest/s32/mcux/devices/S32Z270/
DS32Z270_device.h2856 #define SPI_RSER_TFFF_DIRS_MASK DSPI_RSER_TFFF_DIRS_MASK macro
/hal_nxp-latest/mcux/mcux-sdk/devices/MK02F12810/
DMK02F12810.h9426 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
9432 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV30F12810/
DMKV30F12810.h9459 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
9465 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV10Z7/
DMKV10Z7.h9362 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
9368 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV31F12810/
DMKV31F12810.h10245 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
10251 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV10Z1287/
DMKV10Z1287.h10398 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
10404 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV11Z7/
DMKV11Z7.h11186 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
11192 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV31F25612/
DMKV31F25612.h11316 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
11322 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKV31F51212/
DMKV31F51212.h11704 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
11710 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK22F12810/
DMK22F12810.h11511 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
11517 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW22D5/
DMKW22D5.h7047 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
7049 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW24D5/
DMKW24D5.h7047 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
7049 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK22F25612/
DMK22F25612.h12631 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
12637 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK22F51212/
DMK22F51212.h13029 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
13035 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK22F12/
DMK22F12.h17298 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
17304 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK24F12/
DMK24F12.h20989 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
20995 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW31Z4/
DMKW31Z4.h6869 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
6871 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW30Z4/
DMKW30Z4.h7610 #define SPI_RSER_TFFF_DIRS_MASK 0x1000000u macro
7613 … (((uint32_t)(((uint32_t)(x))<<SPI_RSER_TFFF_DIRS_SHIFT))&SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW21Z4/
DMKW21Z4.h6798 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
6800 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKW20Z4/
DMKW20Z4.h7610 #define SPI_RSER_TFFF_DIRS_MASK 0x1000000u macro
7613 … (((uint32_t)(((uint32_t)(x))<<SPI_RSER_TFFF_DIRS_SHIFT))&SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK64F12/
DMK64F12.h22846 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
22852 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MK63F12/
DMK63F12.h22800 #define SPI_RSER_TFFF_DIRS_MASK (0x1000000U) macro
22806 … (((uint32_t)(((uint32_t)(x)) << SPI_RSER_TFFF_DIRS_SHIFT)) & SPI_RSER_TFFF_DIRS_MASK)

12