Home
last modified time | relevance | path

Searched refs:SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (Results 1 – 7 of 7) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi4.h72518 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
72524 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
DMIMXRT798S_cm33_core0.h72605 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
72611 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
DMIMXRT798S_ezhv.h72802 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
72808 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_ezhv.h69633 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
69639 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
DMIMXRT735S_cm33_core0.h69380 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
69386 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core0.h72605 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
72611 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)
DMIMXRT758S_ezhv.h72778 #define SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK (0x40U) macro
72784 …int32_t)(x)) << SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_SHIFT)) & SLEEPCON0_WAKEUPEN3_CLR_GPIO5_CH1_MASK)