Searched refs:SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (Results 1 – 11 of 11) sorted by relevance
109679 #define SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (0x800U) macro109682 …t32_t)(x)) << SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_SHIFT)) & SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK)
110401 #define SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (0x800U) macro110404 …t32_t)(x)) << SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_SHIFT)) & SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK)
112255 #define SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (0x800U) macro112258 …t32_t)(x)) << SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_SHIFT)) & SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK)
110647 #define SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (0x800U) macro110650 …t32_t)(x)) << SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_SHIFT)) & SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK)
108814 #define SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK (0x800U) macro108817 …t32_t)(x)) << SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_SHIFT)) & SIM_SEC_APD_INTERRUPT_MASK0_USDHC2_MASK)
