Home
last modified time | relevance | path

Searched refs:RTWDOG_CS_RCS_MASK (Results 1 – 25 of 30) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/drivers/rtwdog/
Dfsl_rtwdog.c125 while ((base->CS & RTWDOG_CS_RCS_MASK) == 0U) in RTWDOG_Init()
147 while ((base->CS & RTWDOG_CS_RCS_MASK) == 0U) in RTWDOG_Deinit()
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1011/
DMIMXRT1011.h26427 #define RTWDOG_CS_RCS_MASK (0x400U) macro
26433 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1015/
DMIMXRT1015.h29037 #define RTWDOG_CS_RCS_MASK (0x400U) macro
29043 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1024/
DMIMXRT1024.h33084 #define RTWDOG_CS_RCS_MASK (0x400U) macro
33090 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1021/
DMIMXRT1021.h33105 #define RTWDOG_CS_RCS_MASK (0x400U) macro
33111 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1051/
DMIMXRT1051.h34668 #define RTWDOG_CS_RCS_MASK (0x400U) macro
34674 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1041/
DMIMXRT1041.h35885 #define RTWDOG_CS_RCS_MASK (0x400U) macro
35891 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1052/
DMIMXRT1052.h38934 #define RTWDOG_CS_RCS_MASK (0x400U) macro
38940 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1042/
DMIMXRT1042.h39295 #define RTWDOG_CS_RCS_MASK (0x400U) macro
39301 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1061/
DMIMXRT1061.h36769 #define RTWDOG_CS_RCS_MASK (0x400U) macro
36775 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1064/
DMIMXRT1064.h40970 #define RTWDOG_CS_RCS_MASK (0x400U) macro
40976 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1062/
DMIMXRT1062.h40963 #define RTWDOG_CS_RCS_MASK (0x400U) macro
40969 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h64491 #define RTWDOG_CS_RCS_MASK (0x400U) macro
64497 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
DMIMXRT1175_cm7.h63589 #define RTWDOG_CS_RCS_MASK (0x400U) macro
63595 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h63087 #define RTWDOG_CS_RCS_MASK (0x400U) macro
63093 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
DMIMXRT1165_cm4.h63989 #define RTWDOG_CS_RCS_MASK (0x400U) macro
63995 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h63589 #define RTWDOG_CS_RCS_MASK (0x400U) macro
63595 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h69452 #define RTWDOG_CS_RCS_MASK (0x400U) macro
69458 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
DMIMXRT1166_cm7.h68550 #define RTWDOG_CS_RCS_MASK (0x400U) macro
68556 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1173/
DMIMXRT1173_cm4.h69951 #define RTWDOG_CS_RCS_MASK (0x400U) macro
69957 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
DMIMXRT1173_cm7.h69049 #define RTWDOG_CS_RCS_MASK (0x400U) macro
69055 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1172/
DMIMXRT1172.h69052 #define RTWDOG_CS_RCS_MASK (0x400U) macro
69058 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1176/
DMIMXRT1176_cm7.h79719 #define RTWDOG_CS_RCS_MASK (0x400U) macro
79725 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
DMIMXRT1176_cm4.h80621 #define RTWDOG_CS_RCS_MASK (0x400U) macro
80627 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1182/
DMIMXRT1182.h75231 #define RTWDOG_CS_RCS_MASK (0x400U) macro
75237 … (((uint32_t)(((uint32_t)(x)) << RTWDOG_CS_RCS_SHIFT)) & RTWDOG_CS_RCS_MASK)

12