Home
last modified time | relevance | path

Searched refs:RDC_MRVS_VADR_MASK (Results 1 – 25 of 41) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/drivers/rdc/
Dfsl_rdc.c304 regMRVS &= RDC_MRVS_VADR_MASK; in RDC_GetMemViolationStatus()
307 regMRVS &= RDC_MRVS_VADR_MASK; in RDC_GetMemViolationStatus()
/hal_nxp-latest/imx/drivers/
Drdc.c80 *violationAddr = mrvs & RDC_MRVS_VADR_MASK; in RDC_GetViolationStatus()
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN5/
DMIMX8MN5_cm7.h44003 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44007 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN2/
DMIMX8MN2_cm7.h44001 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44005 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN4/
DMIMX8MN4_cm7.h44001 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44005 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN3/
DMIMX8MN3_cm7.h44003 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44007 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN1/
DMIMX8MN1_cm7.h44003 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44007 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MN6/
DMIMX8MN6_cm7.h44001 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44005 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
DMIMX8MN6_ca53.h44015 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
44019 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MQ5/
DMIMX8MQ5_cm4.h45089 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
45093 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MD7/
DMIMX8MD7_cm4.h47262 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
47266 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MD6/
DMIMX8MD6_cm4.h47262 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
47266 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/imx/devices/MCIMX6X/
DMCIMX6X_M4.h31247 #define RDC_MRVS_VADR_MASK 0xFFFFFFE0u macro
31249 …(x) (((uint32_t)(((uint32_t)(x))<<RDC_MRVS_VADR_SHIFT))&RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MQ6/
DMIMX8MQ6_cm4.h47262 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
47266 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MQ7/
DMIMX8MQ7_cm4.h47262 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
47266 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/imx/devices/MCIMX7D/
DMCIMX7D_M4.h38442 #define RDC_MRVS_VADR_MASK 0xFFFFFFE0u macro
38444 …(x) (((uint32_t)(((uint32_t)(x))<<RDC_MRVS_VADR_SHIFT))&RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1175/
DMIMXRT1175_cm4.h64238 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
64241 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
DMIMXRT1175_cm7.h63336 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
63339 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1165/
DMIMXRT1165_cm7.h62834 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
62837 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
DMIMXRT1165_cm4.h63736 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
63739 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1171/
DMIMXRT1171.h63336 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
63339 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MM3/
DMIMX8MM3_cm4.h62498 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
62502 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1166/
DMIMXRT1166_cm4.h69199 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
69202 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MM5/
DMIMX8MM5_cm4.h62498 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
62502 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMX8MM6/
DMIMX8MM6_cm4.h62498 #define RDC_MRVS_VADR_MASK (0xFFFFFFE0U) macro
62502 … (((uint32_t)(((uint32_t)(x)) << RDC_MRVS_VADR_SHIFT)) & RDC_MRVS_VADR_MASK)

12