Searched refs:PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24530 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro24532 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
27140 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro27142 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
31183 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro31185 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
31204 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro31206 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
32577 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro32579 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
33966 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro33968 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
35284 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro35286 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
35817 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro35819 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
34716 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro34718 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
37358 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro37360 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
37351 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK (0x2000U) macro37353 …t32_t)(((uint32_t)(x)) << PMU_MISC2_TOG_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_TOG_REG1_ENABLE_BO_MASK)
29007 #define PMU_MISC2_TOG_REG1_ENABLE_BO_MASK 0x2000u macro
