Searched refs:PMU_MISC2_SET_REG1_ENABLE_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24306 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro24308 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
26916 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro26918 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
30959 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro30961 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
30980 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro30982 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
32333 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro32335 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
33722 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro33724 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
35040 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro35042 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
35573 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro35575 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
34472 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro34474 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
37114 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro37116 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
37107 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK (0x2000U) macro37109 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG1_ENABLE_BO_MASK)
28923 #define PMU_MISC2_SET_REG1_ENABLE_BO_MASK 0x2000u macro
