Searched refs:PMU_MISC2_SET_REG1_BO_STATUS_MASK (Results 1 – 12 of 12) sorted by relevance
24299 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro24304 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
26909 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro26914 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
30952 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro30957 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
30973 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro30978 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
32326 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro32331 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
33715 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro33720 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
35033 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro35038 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
35566 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro35571 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
34465 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro34470 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
37107 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro37112 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
37100 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK (0x800U) macro37105 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG1_BO_STATUS_SHIFT)) & PMU_MISC2_SET_REG1_BO_STATUS_MASK)
28921 #define PMU_MISC2_SET_REG1_BO_STATUS_MASK 0x800u macro
