Searched refs:PMU_MISC2_SET_REG0_ENABLE_BO_MASK (Results 1 – 12 of 12) sorted by relevance
24283 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro24285 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
26893 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro26895 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
30936 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro30938 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
30957 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro30959 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
32310 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro32312 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
33699 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro33701 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
35017 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro35019 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
35550 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro35552 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
34449 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro34451 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
37091 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro37093 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
37084 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK (0x20U) macro37086 …t32_t)(((uint32_t)(x)) << PMU_MISC2_SET_REG0_ENABLE_BO_SHIFT)) & PMU_MISC2_SET_REG0_ENABLE_BO_MASK)
28914 #define PMU_MISC2_SET_REG0_ENABLE_BO_MASK 0x20u macro
